台积电研发战略 - 台积电在2018年建立前瞻性研究实验室，专注于与当前产品路线图不直接相关的技术探索[2] - 研发团队由来自大学、其他公司及内部人才组成，分布在台湾新竹和美国加州圣何塞(约20人)[3] - 研发分为两个阶段：先验证基础材料与器件技术可行性，再进行技术整合[3] - 台积电开始公开未商业化的学术研究成果，改变以往只发表已商业化技术的做法[3] - 公司认为对营收数千亿美元的企业，基础研究投入相当于"战略保险"[4] 半导体技术趋势 - 光刻技术重要性可能在20年内下降，因其成本过高(高数值孔径EUV光刻机)且分辨率需求可能已达极限[4] - 当前尖端制造工艺周期长达7个月(制造5个月+CoWoS封装2个月)[4] - 背面供电和堆叠FinFET等创新技术进一步延长了生产周期[4] - 未来技术发展重点应转向缩短周期时间而非继续提升分辨率[4] 中国半导体产业 - 美国出口限制意外推动中国半导体设备产业发展，创造了本土设备市场需求[5] - 中国半导体领域研究论文数量和质量在过去5-10年显著提升，在重要会议上发表量已超过任何单一美国大学[7] - 中国大学在确立新研究方向方面仍有不足，但追赶能力突出[7] - 中国本科生占全球半导体专业学生总数一半以上[6] 行业领导力 - 台积电在7纳米节点超越英特尔成为全球芯片制造领导者[2] - 行业领导者需要前瞻性团队识别优秀技术并获取应用，避免错失机会[3] - 摩尔定律仍有效，技术发展目标指向0.1纳米(氢原子尺度)[1]

光刻胶分类与特性 - 光刻胶按化学反应原理分为正性光刻胶和负性光刻胶 [3] - 正性光刻胶受光照射后发生分解反应，可溶于显影液，具有分辨率高、对比度好的优点，但粘附性差、抗刻蚀能力差且成本高 [3] - 负性光刻胶曝光后形成交联网格结构，在显影液中不可溶，具有良好粘附能力和抗刻蚀能力，感光速度快，但显影时易发生变形影响分辨率 [3] - 按显示效果分类，正性光刻胶形成的图形与掩膜版相同，负性光刻胶形成的图形与光罩相反 [7] - 正胶曝光后溶解度是未曝光时的10倍，在IC制造中应用更普遍 [8] 光刻胶成分与反应机理 - 正胶主要成分包括树脂、光引发剂等 [11] - 树脂成分为酚醛树脂，由对甲酚与甲醛缩合而成 [12] - 光引发反应中重氮萘醌(DQ)在光照下分解生成茚羧酸(ICA) [21] - DQ与树脂反应后改变溶解性，曝光区域在碱性显影液中溶解度提高 [24] - 负胶按感光性树脂化学结构分为聚肉桂酸酯类和聚烃类-双叠氮类 [40] - 聚肉桂酸酯类通过侧链肉桂酰基团二聚反应交联 [43] - 聚烃类-双叠氮类需交联剂参与形成三维不溶结构 [48] 光刻胶工艺流程 - 光刻胶工艺步骤包括基底清洗、表面处理、旋涂、对准曝光、显影等 [54] - 预处理阶段使用HMDS作为粘附促进剂，需正确使用蒸汽沉积方法 [66][67] - 旋涂工艺中转速与膜厚关系密切，4000rpm是薄胶常用参考点 [77] - 前烘温度和时间对正胶和负胶的显影效果有显著影响 [88][90] - 显影液选择需考虑与光刻胶兼容性、金属离子含量等因素 [102][105] 半导体光刻胶市场格局 - 光刻胶占晶圆制造成本约12% [161] - 全球市场被JSR、东京应化、杜邦等海外企业垄断 [164] - 国内企业如彤程新材、晶瑞电材等在g/i线和KrF胶有所突破，但高端ArF和EUV胶仍依赖进口 [165] - 发展痛点包括光刻机限售、原材料垄断和上下游强绑定等 [171][174][176]

光刻技术发展中的关键挑战 - EUV光刻掩模成本高昂，制造、维护和更换的总费用显著高于非EUV掩模，且生命周期内价格差异巨大[1] - 非EUV光刻面临旧工具折旧问题，引入新工具将导致每小时掩模成本增加500美元，对低产量零件和价格敏感市场造成困扰[1] - EUV掩模寿命短于DUV或浸没式光刻掩模，需频繁清洁和备用掩模，进一步增加总成本[3] - EUV扫描仪需要更高剂量以实现最佳图案印刷，导致实际吞吐量低于规格，每小时处理晶圆数量线性减少[3] - 专用EUV掩模检测工具昂贵且使用频率低，每次使用成本高，推高整体掩模成本[4] - 循环时间成为比成本更大的问题，缩短原型制作和交付新设计时间是EUV扩大用户群的关键[4][5] EUV与非EUV的应用策略 - 新AI芯片开发倾向于在更便宜的193i节点验证，而非直接从EUV节点开始，待产量提升后再考虑EUV[2] - EUV主要用于大批量或极高价值产品，行业已接受其高掩模成本[2] - 非EUV前沿节点面临与EUV相似的挑战，公司需在预算和光刻限制间寻找平衡[2] - 曲线掩模等技术同时适用于EUV和非EUV光刻，帮助提升图形质量以保持竞争优势[2] - 内存行业因吞吐量考虑不使用薄膜，但需承担更频繁清洁和备用掩模的成本[3][14] 多重曝光技术的必然性 - EUV未来必然需要多重曝光技术，高数值孔径(high-NA)将使用多重曝光避免超高数值孔径需求[6] - 目前所有大批量生产节点采用单次曝光EUV，但研发中公司都在为下个节点研究EUV多重曝光[7] - 英特尔明确将在14A节点使用高NA EUV，因单次曝光无法满足规格要求[7] - 多重曝光技术可延长EUV寿命，半场高NA在成本上难以与多重曝光EUV竞争[7] - 早期EUV生产实施可能已是双重曝光接触层，因当时抗蚀剂不足支持单次曝光[8] 掩模材料与工艺演进 - EUV掩模从二元反射型演进至衰减型/低折射率反射型，改善图像对比度和减少晶圆图案问题[10] - 研究不同n和k值掩模材料以优化特定图案性能，选择性匹配吸收体特性可获更好成像效果[10] - 金属氧化物抗蚀剂比传统CARs具有更高对比度和更好耐蚀性，尤其适用于接触层和柱层[10][11] - 掩模空白特性定制化(如吸收体厚度调整)是扩大晶圆工艺裕度的重大机会[11] - 锡基外的新元素(如碲、锑)抗蚀剂研究旨在通过新化学方法获得更高EUV吸收[12] EUV薄膜的挑战与改进 - EUV薄膜面临传输率和耐用性双重挑战，光需两次穿过薄膜导致20%能量损失[14][15] - 当前多晶硅薄膜反射DUV光需特殊DGL膜过滤，额外造成20%吞吐量损失[15] - 碳纳米管薄膜对DUV反射少且EUV传输率更高，但当前仅能承受不到1万次晶圆曝光[15] - 薄膜更换需重新检查掩模，过程昂贵复杂且缺乏标准化，影响吞吐量和掩模管理[16] - 大芯片(如800平方毫米GPU)需薄膜避免致命缺陷，而内存应用可依赖冗余功能[16]

ASML (ASML) Q2 2024 Earnings Call July 17, 2024 09:00 AM ET Speaker0Good day and thank you for standing by. Welcome to the ASML 20 24 Second Quarter Financial Results Conference Call on July 17, 2024. At this time, all participants are in a listen only mode. After the speakers' introduction, there will be a question and answer To ask a question in the session, you will need to press star 1 and 1 on your telephone. You will then hear an automated message advising your hand is raised.Please be advised that to ...

ASML (ASML) Q1 2024 Earnings Call April 17, 2024 09:00 AM ET Speaker0Good day and thank you for standing by. Welcome to the ASML 2024 First Quarter Financial Results Conference Call on April 17, 2024. At this time, all participants are in a listen only mode. After the speakers' introduction, there will be a question and answer To ask a question during the session, you will need to press star 1 and 1 on your telephone. You will then hear an automated message advising your hand is raised.Please be advised tha ...