半导体先进封装行业电话会议纪要关键要点总结 一、纪要涉及的行业与公司 * 行业：半导体先进封装行业，涵盖2.5D/3D封装、CPO共封装光学、面板级封装等新兴技术领域[1][2][3] * 全球主要厂商：台积电、英特尔、三星、英伟达、AMD、博通、谷歌、Meta[1][5][6][12][13] * 中国大陆主要厂商：中芯国际、华虹半导体、盛合晶微、长电科技、华天科技、甬矽电子、汇成股份、颀中科技、青云科技、伟测、深南电路、方正科技、鹏鼎控股、奕成科技[10][14][15] 二、核心观点与论据 2.1 先进封装价值重估与市场增长 * 价值重估驱动：NVIDIA B200的CoWoS封装价值约1,300美元，接近其GPU芯片本身价值1,500美元，封测环节地位向晶圆制造看齐[1][6] * 全球市场增长：自2025年第三季度起，传统封装行业稼动率普遍达到80%以上，先进封装需求尤为强劲[3] * 中国大陆市场高增长：预计2025-2026年增速加快，2029年前复合增长率达14.4%，远高于全球及传统封装增速[1][3] * 市场规模预期：预计到2029年市场规模将全面上升，通过先进封装架构缓解先进制程光刻机受限带来的功耗与传输瓶颈[1][3] 2.2 台积电产能与技术路线 * 全球产能占比：台积电占据全球80%以上CoWoS产能，卡位优势明显[1][3][13] * 产能规划：CoWoS月产能预计从2025年7.5万至8万片增至2026年末12万至13万片，2027年和2028年将持续增长[1][13][14] * 技术演进：由CoWoS-S向支持12颗HBM4的CoWoS-L演进，CoWoS-L预计2027年随HBM4量产逐步放量[1][8][10] * 资本开支：先进封装占比已提升至10%到15%，并有进一步提高趋势[13] * 3D封装产能：SoIC产能在2027至2028年预计达每月3.5万至6.5万片，2028年市场总产能或超每月8万片[14] * 新产线计划：2026年2月提交新CoWoS中试线计划，预计2026年完工，2027至2029年进入量产[14] 2.3 技术演进路径与参数 * 互连间距微缩：I/O间距从过去100微米通过凸块技术降至约10微米，未来通过混合键合技术有望缩小至10微米以下[3][4][7] * CoWoS-S参数：最大支持封装面积约2,500平方毫米，约为光罩极限尺寸858平方毫米的三倍，可支持6到8颗HBM[9][10] * CoWoS-L参数：互连线宽从65纳米缩短至40纳米左右，封装面积可达光罩极限尺寸的3.3至9.5倍以上，支持12颗以上HBM4[10] * 3D封装SOIC技术：实现10微米以下Pitch间距，互联密度达传统技术上千倍，显著降低寄生电容和电阻[2][11] * CPO技术性能：结合SOIC可降低95%延迟及80%以上功耗，带宽密度可达1TBps/mm²，延迟降至传统方案0.05倍左右[2][12][13] 2.4 替代方案与竞争格局 * 英特尔EMIB技术：获谷歌、Meta青睐，谷歌TPU V9已通过相关方案测试，Meta进展接近尾声[1][12] * 三星Co-Op方案：推进HDI替代ABF载板，采用M-SAP工艺，省去对产能紧缺的ABF载板依赖[1][10] * 面板级扇出型封装：将载体从12英寸圆形晶圆转变为500mm x 500mm或600mm x 600mm方形面板，单片面板产量最高达传统晶圆5到6倍[11] * 英特尔Foveros技术：互连可微缩至3微米左右，技术路线图已规划至2026年4.0版本[11][12] 2.5 中国大陆产业格局 * 核心发展逻辑：Fab厂向下游延伸切入价值量最高环节，OSAT厂从下游向上游拓展，形成产业衔接[14] * 中芯国际布局：2026年1月成立先进封装研究院，4月成立上海新微半导体，此前与盛合晶微有十余年3D IC合作经验[14] * 华虹半导体布局：2026年3月成立上海华瞻新半导体[14] * 盛合晶微：覆盖中段至后段全流程Chiplet封装，IPO项目向3D封装投入，规划产能约4,000片/月[14] * 长电科技：上海临港投资78亿元建设东方芯港项目，分两期面向AI、HPC、数据中心及汽车电子领域扩产[15] * 华天科技：投资30亿元在南京建设二期项目，专注高端存储芯片封装[15] * 甬矽电子：计划投资103亿元建设先进封装IC三期项目[15] * 汇成股份：投资超75亿元，专注将DDR、SOC等芯片集成为微小系统[15] * 颀中科技：投资5,000万元于翊成科技，后者玻璃基CoWoS封装已进入量产阶段，规划投资15亿元产业化[15] * 青云科技：兆易创新控股子公司，聚焦端侧先进封装[15] 三、其他重要但可能被忽略的内容 * 传统封装与先进封装分工：传统封装主要满足长尾需求，受益于整体半导体需求外溢及海外产能转移，先进封装直接衔接算力智能终端[3] * 系统级集成突破物理极限：通过将大芯片分解为多个小芯粒，实现两倍、三倍甚至更大等效芯片面积，晶体管数量从百亿级提升至千亿级[5] * 台积电中后道工序外包：部分中后道工序由日月光等OSAT厂商作为补充[14] * 第三方测试需求增长：伟测等第三方测试厂商通过发行可转债等方式募集资金，应对AI算力和存储芯片测试需求大幅增长[15] * CoWoS-R应用领域：主要应用于5G和网通芯片领域[8] * 封装面积增大引发翘曲问题：CoWoS-L封装面积增大导致翘曲问题，增加制造成本和难度[10] * 国内M-SAP工艺成熟度：深南电路、方正科技及鹏鼎控股等公司均有布局，鹏鼎控股在产能方面具备优势[10]