Nano Labs Launches FPU3.0 ASIC Design Architecture with 3D DRAM Stacking for AI and Blockchain Innovation
公司动态 - Nano Labs Ltd 宣布推出 FPU3 0 ASIC 架构 旨在提升人工智能推理和区块链性能 [7] - FPU3 0 架构采用先进的 3D DRAM 堆叠技术 相比 FPU2 0 架构 能效提升五倍 [7] - FPU3 0 架构包含堆叠 3D 内存 理论带宽为 24TB/s 并升级了 Smart-NOC 片上网络 [1] - FPU3 0 架构在多个领域具有潜力 可提供卓越性能 更低功耗和更快产品迭代周期 [1] - FPU 系列是 Nano Labs 专有的 ASIC 芯片设计架构 专为高带宽高吞吐量计算应用而设计 [2] - FPU 架构由四个基本模块和 IP 组成 包括 Smart NOC 高带宽内存控制器 芯片间互连 IO 和 FPU 核心 [10] - FPU 架构的模块化设计提供了显著的灵活性 通过更新 FPU 核心 IP 可快速迭代产品 [10] 公司背景 - Nano Labs Ltd 是中国领先的无晶圆厂集成电路设计公司和产品解决方案提供商 [7] - 公司致力于开发高吞吐量计算芯片 高性能计算芯片 分布式计算和存储解决方案 智能网络接口卡 视觉计算芯片和分布式渲染 [8] - 公司构建了全面的流处理单元架构 提供集成高吞吐量计算和高性能计算特性的解决方案 [8] - 公司的 Cuckoo 系列是市场上首批近内存高吞吐量计算芯片之一 [8] 行业应用 - FPU 系列 ASIC 芯片在人工智能推理 边缘人工智能计算 5G 网络下的数据传输处理 网络加速等领域得到越来越广泛的应用 [2]