峰会概况 - 第五届RISC-V中国峰会于2025年7月16至19日在上海举办，设置1场主论坛、9场垂直领域分论坛、5场研习会、11项同期活动及4,500平方米展览区，吸引数百家企业、研究机构及开源社区参与 [1] - 合见工软在EDA分论坛发表主题演讲，聚焦香山昆明湖16核CPU的FPGA验证方法学 [1][3] 香山处理器技术演进 - 第一代雁栖湖：实现乱序执行架构，奠定RISC-V高性能设计方法学基础 [3] - 第二代南湖：性能对标ARM Cortex-A76，成为业界公认的高性能RISC-V核 [3] - 第三代昆明湖：面向数据中心场景，性能对标ARM Neoverse N2，支持64核SoC架构，关键技术包括多核可扩展性（64-256核）、高带宽NoC总线及强一致性内存系统 [3] 多核验证核心挑战 - 规模挑战：FPGA资源需求远超传统平台，需处理复杂总线、多级缓存及外设接口 [4] - 性能挑战：目标FPGA运行速度达10MHz以支持操作系统及软硬协同验证 [4] - 调试挑战：跨核交互与缓存一致性引发深层次Bug，缺乏专用调试工具 [4] 四步验证方法学突破 - 设计移植与适配：实现ASIC到FPGA的自动化转换，涵盖时钟树、存储模型等 [5] - 编译与资源优化：动态平衡资源占用与编译效率，最大化设计收益 [6] - 渐进式启动策略：从单核逐步扩展至多核，降低调试复杂度 [6] - 软硬协同调试：通过硬件仿真与后门加载技术快速定位故障，16核系统稳定运行达10.2MHz，超预期目标 [6] 行业影响与未来方向 - 项目构建多用户并行验证环境，提升硬件资源利用率，推动EDA厂商开发多核验证特性如低功耗分析 [6] - 香山系列为行业提供标准化验证方法，加速RISC-V生态完善及国产高性能处理器全球化应用 [7]