AI HPC先进封装市场格局 - AI HPC对异质整合的需求高度依赖先进封装技术，其中台积电的CoWoS是关键技术解决方案[1] - 随着云端服务业者加速自研ASIC芯片，对封装面积的需求不断扩大，部分业者开始考虑从台积电CoWoS转向英特尔EMIB技术[1] - AI HPC需求旺盛导致CoWoS面临产能短缺、光罩尺寸限制及价格高昂等问题，促使谷歌、Meta等北美云端服务业者积极与英特尔接洽EMIB解决方案[2] 英特尔EMIB技术优势 - EMIB技术结构简化，舍弃昂贵的中介层，直接将芯片使用内嵌在载板的硅桥进行互连，简化结构并提高良率[3] - EMIB技术因硅比例低，热膨胀系数不匹配问题较小，不易产生封装翘曲与可靠度挑战[3] - EMIB在封装尺寸上具优势，EMIB-M已可提供6倍光罩尺寸，预计2026至2027年支援8倍至12倍，而CoWoS-S为3.3倍，CoWoS-L目前为3.5倍并预计2027年达9倍[7] - EMIB因舍弃高价中介层，能为AI客户提供更具成本优势的解决方案[7] 台积电CoWoS技术特点 - CoWoS方案将主运算逻辑芯片、存储器、I/O等不同功能芯片以中介层方式连结并固定于基板，已发展出CoWoS-S、CoWoS-R与CoWoS-L等技术[1] - 随着英伟达Blackwell平台2025年进入规模量产，市场需求高度倾向内嵌硅中介层的CoWoS-L，其下世代Rubin平台也将采用并进一步推升光罩尺寸[1] - CoWoS多数产能长期由英伟达GPU占据，导致其他客户遭排挤[2] 技术对比与应用前景 - 相较于EMIB，CoWoS可提供较大频宽，但价格较高且光罩尺寸较小[4] - EMIB技术受限于硅桥面积与布线密度，可提供的互连带宽相对较低、信号传输距离较长且有延迟性问题，因此目前主要吸引ASIC客户[8] - 英特尔EMIB技术已应用于自家服务器CPU平台，随着谷歌计划在2027年TPUv9导入及Meta评估用于MTIA产品，该技术有望为英特尔晶圆代工服务业务带来重大进展[8] - 对于英伟达、超威等对带宽、传输速度及低延迟需求较高的GPU供应商，CoWoS仍将是主要封装解决方案[8]