量子计算技术突破 - 中国科学技术大学研究团队基于107比特“祖冲之3.2号”超导量子处理器，在码距为7的表面码上实现了低于纠错阈值的量子纠错，达到了“低于阈值，越纠越对”的关键里程碑 [1] - 该成果为未来大规模容错量子计算奠定了关键技术基础 [1] 量子纠错技术原理与挑战 - 实现容错通用量子计算机的必要条件是通过量子纠错抑制量子比特的错误率以满足大规模集成的要求 [1] - 表面码是目前最成熟的量子纠错方案之一，通过将多个物理量子比特编码成一个逻辑量子比特，理论上随着物理比特数目（码距）增加，逻辑比特的错误率能够不断降低 [1] - 量子纠错会引入大量额外的量子比特和量子门操作，导致更多噪声和错误通道；若物理量子比特原始错误率过高，增大纠错码距带来的额外错误会淹没纠错收益，导致“越纠越错” [1] - 在所有错误类型中，“泄漏错误”尤为致命，量子比特会脱离预定计算能级进入无效状态；随着系统规模扩大，泄漏错误的累积效应成为阻碍纠错性能提升的主要瓶颈 [1] 技术突破的关键 - 全球量子纠错研究的焦点在于不断降低物理比特的各类错误水平，特别是抑制泄漏错误，使系统整体操控精度突破严苛的“纠错阈值”；只有跨越该阈值，量子纠错才能产生正向净收益 [2] - 实现“低于阈值”的量子纠错，是衡量量子计算系统能否从实验室原型走向实用化的关键分水岭 [2] - 研究团队提出并实践了一种全新的“全微波量子态泄漏抑制架构”，结合“祖冲之3.2号”处理器本身具备的高精度单双比特门操作、长相干时间等优异性能，实现了码距为7的表面码逻辑比特 [2] - 实验结果显示，逻辑错误率随码距增加显著下降，错误抑制因子达到1.4，证明系统已工作在纠错阈值之下，成功实现了“越纠越对” [2] 技术方案的未来优势 - 全微波量子态泄漏抑制架构具有天然的频分复用特性，为未来构建百万比特级量子计算机提供了一种更具优势的解决方案 [2] 成果发布 - 该研究成果以封面论文和“编辑推荐”的形式发表于权威学术期刊《物理评论快报》 [3]