DRAM芯片制造技术 - DRAM芯片中存储器阵列特征密集且规则排列，但阵列外部特征失去规律性，外围金属线呈现蜿蜒曲折形态且间距变化范围在1.4到2倍之间[3] - 通过布局分割和缝合双重图案化技术可实现间距均匀性，特征跨越条纹边界时需在曝光中正确拼接[3][4] - 对于40纳米以上最小间距，ArF浸没式光刻双重图案化已足够，低于40纳米可采用三重图案化替代EUV双重图案化[6][7] 图案化技术演进 - 此前针对40纳米以下最小线距建议采用四重图案化，但实际验证三重图案化即可满足需求[8][9] - 多间隔层方法在特殊情况下可通过单次掩模曝光生成复杂金属图案，但缝合双重图案化仍是DRAM外围金属图案化的标准方法[10] - 缝合双重图案化技术预计将延续至15纳米DRAM节点[10] 技术方案对比 - 对角线等特定特征可能禁止拼接，需采用不同的布局分割方案[5] - 三重图案化可优化为带缝合或免缝合的排列方式，替代四重图案化[9][12]