PCIe 7.0规范发布 - PCI-SIG正式发布PCIe 7.0规范，速度达到128.0 GT/s，面向AI/ML、800G以太网、云计算和量子计算等数据驱动型应用 [1] - PCIe 8.0规范的探索工作已在进行中，以支持行业在PCIe技术生态系统的持续投资 [1] PCIe 7.0核心特性 - 通过x16配置提供128.0 GT/s原始比特率和高达512 GB/s的双向速率 [4] - 采用PAM4信令和基于Flit的编码，实现更高电源效率 [4] - 保持与前几代PCIe技术的向后兼容性 [4] 技术演进对比 - PCIe 7.0（2025年）数据速率128.0 GT/s，编码方式1b/1b (Flit Mode)，信令PAM4 [5] - PCIe 6.0（2022年）数据速率64.0 GT/s，编码方式1b/1b (Flit Mode)，信令PAM4 [5] - PCIe 5.0（2019年）数据速率32.0 GT/s，编码方式128b/130b，信令NRZ [5] 带宽性能 - PCIe 7.0 x16通道提供512 GB/s双向带宽，x1通道提供32 GB/s [6] - PCIe 6.0 x16通道提供256 GB/s双向带宽，x1通道提供16 GB/s [6] - PCIe 5.0 x16通道提供128 GB/s双向带宽，x1通道提供8 GB/s [6] 行业应用与需求 - PCIe 7.0针对AI/ML、1.6T/800G以太网、HPC和量子计算等数据密集型市场 [14] - 现代AI工作负载需要集成多达1,024个加速器的架构，依赖高吞吐量I/O网络 [14] - 数据中心已准备部署基于PCIe 7.0的网络，ASIC公司积极与IP提供商接洽 [6] 技术优势 - 带宽翻倍：PCIe 7.0带宽是PCIe 6.0的两倍，双向传输速度达512 GB/s [14] - 低延迟：提高信号速率降低延迟，满足AI算法实时处理需求 [15] - 能源效率：性能提升同时保持或提高能效，降低数据中心运营成本 [15] 光学互连创新 - PCI-SIG推出光学感知重定时器ECN，支持PCIe 6.4和7.0规范的光纤互连 [11] - 光学解决方案扩大机架覆盖范围，比铜缆更紧凑，支持跨电域和光域多路复用 [18] - 光纤链路突破铜缆限制，实现更低延迟和更优热管理 [19] 连接器与信号完整性 - PCIe 7.0 CEM连接器重点减少反射和串扰，确保低电缆损耗和清洁导体端接 [19] - 信号完整性要求严格，讨论回波损耗偏移等新指标以提高可靠性 [19] - 发射机参考时钟抖动规格为PCIe 6.0的一半，需更精确的协同设计方法 [16] 未来挑战与设计考量 - 128Gbps SerDes需解决信号完整性和电源完整性挑战，补偿线对偏移 [20] - 接收机模型集成强大FFE和高抽头数DFE，目标是在所有PVT条件下实现目标BER [20] - 压力测试需升级以支持PAM4调制及新信道要求 [21]