芯片制造分工 - 半导体芯片制造分为四个主要阶段：芯片设计、晶圆制备、芯片制造（前道）、封装测试（后道）[8] - 行业分工模式包括Fabless（设计）、Foundry（制造）、OSAT（封测）、IDM（全流程）[10][12] - Fabless模式代表企业包括高通、英伟达、华为，Foundry代表企业有台积电、中芯国际，IDM代表企业包括英特尔、三星[13] - 精细化分工是行业趋势，Fabless+Foundry模式在专业性、效率和收益方面更具优势[14] 晶圆制备流程 - 晶圆制备整体流程包括：脱氧提纯→拉单晶硅→切割→倒角/研磨/抛光→清洗→检测分类[17] - 原材料石英砂需提纯至99.9999999%-99.999999999%（9-11个9）纯度，光伏级硅仅需4-6个9[20] - 拉单晶硅采用柴克拉夫斯基法（直拉法），硅锭标准尺寸直径30cm、长度1-1.5米[28] - 切割采用金刚线多线切割技术，硅片厚度控制严格（如12英寸晶圆厚度775µm±20µm）[32][48] - CMP（化学机械抛光）技术实现纳米级全局平坦化，是核心工艺[34] 芯片制造工艺 - 前道工艺核心步骤：氧化→光刻→刻蚀→掺杂→薄膜沉积→清洗/抛光循环[52][108] - 光刻分为涂胶（转速1000-5000RPM）、曝光（DUV/EUV光源）、显影三步，EUV光刻机波长13.5nm可支持7nm以下制程[60][74] - 刻蚀工艺中干法刻蚀（各向异性）为主流，湿法刻蚀（各向同性）逐渐被淘汰[82] - 掺杂工艺中离子注入取代热扩散，需900℃退火修复晶格损伤[87][91] - 薄膜沉积技术包括CVD（绝缘层）、PVD（金属互连）、ALD（原子级精度）[97][106] 行业技术特征 - 晶圆尺寸以8英寸（200mm）和12英寸（300mm）为主，12英寸晶圆利用率是8英寸的2.5倍[48] - 半导体材料迭代至第四代，但90%以上芯片仍使用硅衬底[53] - 掩模（光刻蓝图）和EUV光刻机（单台造价1亿美元）是核心瓶颈资源[73][74] - 芯片制造需数十次光刻-刻蚀-沉积循环，形成上百层立体结构[92][109] - 针测（探针测试）环节通过EPM、老化测试等筛选不良晶粒，良率直接影响成本[117]