行业背景与挑战 - 摩尔定律面临物理极限和经济效益的双重挑战，全球芯片行业迫切需要探索新的演进路线 [1] 华为提出的新指导原则 - 华为公司在国际电路与系统研讨会上发表韬(τ)定律，提出以“时间(τ)缩微”替代“几何缩微”，作为半导体与电子系统演进的新指导原则 [1] - 新原则旨在通过逻辑折叠等创新技术，持续压缩信号传播时延并提升晶体管密度，以实现系统持续演进 [1] 华为的实践与成果 - 华为公司董事何庭波表示，在过去六年的探索中，公司已设计并量产了381款遵循韬(τ)定律的芯片 [1] - 即将于2026年秋季面世的麒麟芯片采用了基于韬(τ)定律的逻辑折叠技术，性能有望大幅提升 [1] - 公司预计，到2031年，基于韬(τ)定律的高端芯片晶体管密度有望达到1.4纳米制程的同等水平 [1] 核心技术体系 - 逻辑折叠等核心技术构建了从器件、电路、芯片到系统层面的多层级协同优化体系 [1] - 具体技术包括优化晶体管和互连电阻及寄生电容，突破传统平面布局的物理边界 [1] - 体系强调“软件、架构、芯片”全栈软硬芯协同设计，并重构计算系统互联协议 [1] 合作倡议 - 华为公司表示，期待在韬(τ)定律的路径下，与全球科学家、工程师和产业伙伴紧密合作，共同推动半导体与电子产业发展 [2]