文章核心观点 - Bolt Graphics宣布其专为高性能计算、数字孪生和视频渲染设计的GPU Zeus已完成首轮测试，测试芯片是首款配备专用硬件执行麦克斯韦方程组的商用GPU架构 [1] - 最终版GPU预计2028年由台积电出货，测试芯片结果在性能和功耗方面均超出预期 [1][4] - 公司专注于模型/仿真、数字孪生和计算机图形学领域，通过差异化硅芯片实现最大性价比 [3][5] 产品架构与技术特点 - Zeus测试芯片为6平方毫米，采用台积电12纳米工艺制造，4月份完成流片 [4] - 最终版Zeus将采用台积电5纳米工艺制造400平方毫米芯片，基于芯片组架构并集成RISC-V CPU [4] - 公司特意选择台积电N5工艺而非N3或N2，以降低成本并确保充足供货 [4][5] - 公司从设计之初就决定采用N5工艺，并非先试N3发现太贵才放弃 [5] - Zeus设计了强大的矢量内核，提供大量FP64、FP32和FP16性能，以及INT16和INT8矩阵内核，还有专门用于麦克斯韦方程组的模块 [2] - 麦克斯韦方程组模块不使用Zeus的任何矢量核心或CPU功能，专门用于运行麦克斯韦方程组 [1] - 公司创始人兼CEO表示，Bolt基本上是将CUDA内核中实现的整个算法提取出来，制作成芯片中的固定功能模块来运行该内核 [1] 产品规格 - Zeus提供四种型号：1c26-032、2c26-064、2c26-128、4c26-256 [4] - 板卡功耗分别为120W、250W、500W [4] - FP64/FP32/FP16矢量tflops分别为5/10/20、10/20/40、20/40/80 [4] - INT16/INT8矩阵tflops分别为307.2/614.4、614.4/1,228.8、1,228.8/2,457.6 [4] - 片上缓存分别为128MB、256MB、512MB [4] - 内存配置：最高160GB@363GB/s（32GB LPDDR5X加2x DDR5 SO-DIMMs）、最高320GB@725GB/s（64GB LPDDR5X加4x DDR5 SO-DIMMs）、最高384GB@725GB/s或最高2,304GB@1.45TB/s（128GB LPDDR5X或256GB LPDDR5X加4x或8x DDR5 DIMMs） [4] - 路径追踪性能分别为77 gigarays、154 gigarays、307 gigarays [4] - 视频编解码支持AV1、H.264/265，分别支持2x、4x、8x 8K60流 [4] - I/O接口包括400 GbE（QSFP-DD）、2x PCIe 5.0 x16、DisplayPort 2.1a、HDMI 2.1b，最高型号支持6x 800 GbE（QSFP）和8x PCIe 5.0 x4 [4] 差异化设计理念 - 公司未采用AMD和英伟达常用的高带宽内存，而是选择LPDDR5内存，速度虽不如HBM但容量更大（超过1TB） [5] - 服务器和机架式解决方案均采用标准400G以太网连接，并为希望升级现有系统或自行组装机器的客户提供基于PCIe的GPU卡 [5] - 公司尽量避免使用过于复杂的技术，保持核心化以降低复杂性和风险，有助于轻松实现数百万台设备的规模化生产 [5] - 传统GPU供应商已将最新GPU重点转向AI工作负载，英伟达依靠Ozaki方案从低精度核心模拟FP64运算，AMD将GPU产品线一分为二 [3] - 公司高度专注于模型/仿真、数字孪生和计算机图形学领域，产品在高性能计算应用场景下表现更好 [3] 应用场景与目标客户 - 电磁模拟和物理计算是真正具有创新性的地方，这些算法常用于半导体设计 [1] - 公司目标是让用户通过构建完整的物理仿真解决方案，精确模拟世界上任何事物 [2] - 在硅芯片上运行麦克斯韦方程组消除了工程师在模拟单个组件和构建完整产品物理原型之间的权衡 [2] - Zeus及其专用麦克斯韦方程核心的潜在应用场景是进行光网络电磁分析，电磁仿真对光子芯片至关重要 [5] - 第一代产品不会采用共封装光学器件将GPU与光子器件集成，公司正在第二代产品中探索这个方向，但目前成本太高 [5] - 潜在客户包括政府实验室、企业、国家实验室、国防承包商、超大规模数据中心、电影制片厂、游戏工作室等 [6] - 终端用户对差异化的GPU和GPU系统方案非常感兴趣 [6] 行业背景与竞争格局 - 由于人工智能蓬勃发展及其对处理器、内存和存储设备库存造成的压力，硅产品成本飙升 [6] - 公司致力于打造一款GPU，在最大限度提升部分客户所重视的高端FP64性能的同时，尽可能降低其他成本 [6] - 英伟达和AMD在其GPU中采用台积电2纳米和3纳米工艺，而Bolt特意选择5纳米工艺以降低成本和确保供货 [4] - 传统HPC工作负载通常更倾向于使用大量双精度浮点运算，图形密集型工作负载更适合FP32和FP16 [2]