**涉及的公司与行业** * 行业：半导体产业链，特别是先进封装、半导体设备、半导体材料、EDA工具、晶圆制造 * 公司： * 封测厂：长电科技、通富微电、甬矽电子[1][6] * 设备商：拓荆科技、快克智能、华海清科、盛美上海[1][6]；福晶科技、茂莱光学[1][5] * 材料商：鼎龙股份、上海新阳、艾森股份、飞凯材料[1][7][8][9]；天承科技[6]；安集科技[7] * EDA工具：概伦电子、华大九天[1][7] * 晶圆厂：中芯国际、华虹半导体[1][5] * 其他：精测电子（子公司湖北新程）[1][6] **核心观点与论据** * **韬（τ）定律核心与目标**：该定律以“时间微缩”替代“几何微缩”，通过逻辑折叠与3D堆叠技术压缩信号时延以提升系统效率，目标是在2031年实现等效1.4纳米制程的晶体管密度[2][3] * **技术路径与超预期之处**：在无法获得EUV光刻机的背景下，通过成熟制程结合架构优化（特别是3D封装与逻辑折叠技术）实现性能突破，2026年秋季新款麒麟芯片将完整采用逻辑折叠技术，实现等效3纳米性能[1][2][3] * **对产业链的积极影响**：该定律为国内半导体产业链提供了绕开EUV限制、提升芯片性能的新路径，将驱动产业链各环节需求增长与技术升级[2] **产业链具体影响与受益环节** * **先进封装（核心受益环节）**： * 逻辑折叠技术与2.5D、3D及Chiplet封装深度绑定，依赖先进封装压缩信号时延和提升互联密度[2][3] * 直接利好封测厂[2][4] * 3D堆叠主要通过铜凸点（copper bump）和混合键合（Hybrid Bonding）实现，将带动相关设备与材料需求[3][4] * **半导体设备**： * 尽管不追求极致线宽，但对多层级优化的要求对刻蚀、薄膜沉积、CMP及量测检测设备提出更高标准[2] * 3D IC带来新的设备需求，核心环节包括减薄、电镀和键合[6] * 结合国内晶圆厂持续扩产，相关设备需求预计增长，国产设备份额有望提升[2] * **半导体材料**： * 3D堆叠工艺（特别是TSV硅通孔与混合键合）对材料提出更高要求，预计在多个领域出现量价齐升趋势[2][7] * 具体利好四类材料：1) CMP抛光材料（抛光垫/液）[7]；2) TSV电镀相关材料（铜/钴电镀）[9]；3) 高深宽比先进封装光刻胶[9]；4) 临时键合材料[9] * **EDA工具**： * 逻辑堆叠技术对EDA工具在布局布线、多物理场仿真等方面提出了新的方法论要求[7] * 需要适配3DIC多物理场仿真的工具[1] * **晶圆制造**： * 为承接国产大芯片流片的代工厂（如中芯国际、华虹半导体）带来利好[2] * 晶圆厂正协同客户向中道和后道封装制程延伸，类似台积电发展路径，将增加业务参与度并提升产能利用率[1][5] **其他重要信息** * **历史验证**：过去六年间，已有381款芯片按照韬（τ）定律实现量产[2] * **长期技术方向**：从2026年至2031年的持续密度提升规划，表明后续在光刻技术或自身工艺线宽方面可能还有进一步突破[3][5] * **市场动态**：近期福晶科技与茂莱光学已出现持续性加单，表明相关需求正在落地[5]；EDA设计板块此前涨幅不大，近期可能存在补涨逻辑[7]

以下文章来源于科创日报 ，作者郑远方 科创日报 . 科创圈都在关注的主流媒体，上海报业集团主管主办，《科创板日报》出品。 今日，华为发布半导体"韬（τ）定律"概念。 2026国际电路与系统研讨会上，华为公司董事、半导体业务部总裁何庭波在题为《半导体新路径探索与实践》的主旨演讲中，正式发表了 这一定律。这是中国在全球半导体领域首次提出指导产业发展的新原则。 预计到2031年，基于该定律的高端芯片晶体管密度将达到1.4纳米 制程的同等水平。 之后，由何庭波署名的论文《A Time Scaling Theory for Multi-Layer Electronic Systems》已提交至中国科学院科技论文预发布平台，论 文详细介绍了"韬（τ）定律"。 "韬（τ）定律"是自登纳德缩放定律以来，首个在整个计算栈建立统一优化目标的缩放原理。该定律不再将晶体管面积，而是将"时间"本身作 为技术进步的核心衡量指标，采用单一特征时间常数τ作为统一优化目标，覆盖从单个开关晶体管到数据中心工作负载、跨越十二个数量级 的整个计算体系。 论文展示了两个量产级别的验证案例：在移动SoC方面，逻辑折叠技术在相同器件节点下，实现了晶体管密 ...

文章核心观点 - 华为在2026年国际电路与系统研讨会（ISCAS）上正式提出指导半导体产业发展的新原则——“韬(τ)定律”，该定律以“时间(τ)缩微”替代“几何缩微”作为半导体与电子系统演进的新指导原则，旨在通过逻辑折叠等创新技术持续压缩信号传播时延、提升晶体管密度，以应对摩尔定律放缓的挑战[1][6][7][11][12] - 基于“韬(τ)定律”，华为在过去六年已成功设计并量产了381款芯片，覆盖广泛行业需求，并计划在2026年秋季发布采用逻辑折叠技术、性能大幅提升的新麒麟手机芯片，预计到2031年，基于该定律的高端芯片晶体管密度将达到1.4纳米制程的同等水平[7][11] - “韬(τ)定律”的提出被视为中国在全球半导体领域首次提出指导产业发展的新原则，代表着华为及中国半导体产业在面临全球科技竞争和先进制程可能受限的背景下，尝试探索并重新定义下一代芯片演进逻辑，从追赶既有路线转向开辟属于自己的技术路径[7][8][9][12] - 受此重大行业消息驱动，A股市场电子板块及芯片股在5月25日出现集体爆发，多只个股涨停或大幅上涨，部分龙头公司股价创出历史新高[1][2][4][5] 市场反应 - 5月25日，芯片指数午后涨幅超4%，华虹公司20cm封板涨停，年内股价接近翻倍，公司市值超2300亿元，拓荆科技涨幅19.61%[2] - PCB概念持续大涨，龙头鹏鼎控股开盘即涨停，股价报每股103.93元创历史新高，最新市值约为2409亿元，近一个月内累计涨超50%[2] - 除鹏鼎控股外，杰美特、风华高科、梅安森、云鼎科技等概念股集体一字封板涨停，深南电路、沪电股份、生益科技等多只个股跟涨[2][4] - 多只热门股再创历史新高，包括兆易创新（涨超6%）、寒武纪（涨幅超8%）、胜宏科技（盘中涨幅一度超过4%，触及391.01元的历史高点）[5] “韬(τ)定律”技术内涵 - 核心是以“时间缩微”替代“几何缩微”，通过逻辑折叠等创新技术，持续压缩信号传播时延，不断提升晶体管密度，驱动半导体与电子系统持续演进[7][11] - 华为构建了贯穿器件、电路、芯片到系统层面的多层级协同优化体系，以系统性降低时间常数τ为目标[11][12] - 器件层面：优化晶体管和互连电阻及寄生电容，缩微器件级时间常数τ[12] - 电路层面：通过逻辑折叠技术突破传统平面布局物理边界，缩短关键路径走线长度，降低信号传播的电阻和电容负载，提升晶体管密度和电路性能[11][12] - 芯片层面：通过“软件、架构、芯片”全栈软硬芯协同设计，基于实际工作负载实现指令流和数据流的细粒度控制，提高系统级并行度和效率，降低端到端执行时间[12] - 系统层面：定义灵衢总线，重构计算系统互联协议，实现超节点的统一内存编址和原生内存语义，降低系统通信时延[12] - 该定律是对全球半导体行业在摩尔定律面临物理极限和经济效益双重挑战下，如何跨越传统工艺路径局限、满足指数级攀升计算性能需求这一共同难题的探索性解答[12] 行业与公司影响 - 华为在过去六年基于“韬(τ)定律”已成功设计并量产了381款芯片，广泛覆盖千行百业需求[7][11] - 预计到2031年，基于“韬(τ)定律”的高端芯片晶体管密度将达到1.4纳米制程的同等水平[11] - 对于中国半导体产业，在全球化竞争加剧背景下，这种探索具有现实意义，意味着从Chiplet、先进封装到系统级协同，再到“时间缩微”，越来越多的创新开始绕开对传统制程路径的依赖[8] - 华为从昇腾系列芯片、AI超节点到“韬(τ)定律”的演进，代表着公司开发大国重器、意图改变全球算力格局的决心[9] - 算力被定义为综合了国家电力生产与运输、芯片设计与制造产业集群、AI软件开发与应用的国力体现，芯片等底层体系是支撑算力及Token（作为衡量经济活跃度新指标）规模高质量增长的根基[9]

公司技术路径与产品规划 - 华为麒麟手机芯片将于今年秋季面世，并率先采用逻辑折叠技术，性能大幅提升[1] - 2025年推出麒麟9030Pro后，华为手机芯片进入性能“饱和区”[1] - 公司基于以“时间缩微”替代“几何缩微”的新定律，找到了实现手机芯片性能阶跃式提升的新路径[1] - “麒麟2026”手机芯片是逻辑折叠技术的首次成功实施，基于全新的自由逻辑设计理念，由单层扩展至双层，实现了晶体管密度等指标的大幅提升[1] - 公司取得了一系列仅靠先进制程工艺难以取得的进步，此类大量创新将逐步落地到2027年及之后的量产芯片中[1] - 未来十年（2026-2035年），公司将持续走向全面折叠甚至更多层折叠，持续优化从器件、电路到芯片和系统的全栈性能[2] - 随着大量探索性技术逐步产品化，晶体管的密度将持续提升，工作频率将持续增长，公司将持续推出性能卓越的手机芯片[2] - 公司认为其解决方案走得通、走得远，新芯片的性能完全可以持续对标另外一条（技术）路径[2] 行业发展与公司历程 - 2020年后，华为与合作伙伴付出了巨大努力使手机芯片重回市场[1]