文章核心观点 AI和高性能计算需求推动先进封装从传统后道制造升级为决定系统性能的关键平台，Chiplet与HBM发展带动Fan-out、2.5D/3D、TSV及混合键合等技术加快应用，工艺步骤增加和材料性能升级将扩大本土供应商的导入空间 一、全球先进封装市场与技术趋势 (一) 人工智能构成核心驱动力 - AI、高性能计算和数据中心推动逻辑芯片、HBM和I/O芯片向同一封装集成，封装升级为影响系统性能、功耗和可靠性的关键平台[9] - 全球封测市场规模由2019年554.6亿美元增长至2024年1,014.7亿美元，预计2029年达1,349亿美元，2024-2029年CAGR为5.9%[9] - 先进封装市场规模预计由2024年407.6亿美元增长至2029年674.4亿美元，CAGR为10.6%，占全球封测市场比重由40.2%提升至约50%[9] (二) 摩尔定律放缓转向系统级集成 - 传统晶体管微缩速度放缓，制造成本、功耗及互连问题突出，单纯依靠制程迭代难以满足系统性能提升需求[10] - IEEE IRDS指出摩尔微缩面临功耗和数据带宽约束，imec将瓶颈归纳为尺寸、存储与带宽、功耗与散热等"扩展墙"[10] - 先进封装通过更高密度互连实现逻辑、存储及其他功能芯片的异质集成，核心不再只是保护和连接芯片[10] (三) Chiplet与HBM推动紧密集成 - Chiplet将处理器、存储、I/O等功能拆分为多个裸片并通过先进封装集成，提高模块化程度和裸片复用能力，改善大面积芯片制造良率[15] - HBM利用TSV贯穿多层DRAM裸片，通过微凸点或铜—铜键合实现垂直互连，预计由HBM1的4层堆叠向HBM5的20层堆叠发展[18] - DRAM裸片厚度由约90μm降至36μm，TSV及凸点间距由35μm缩小至10-15μm，裸片间连接由微凸点向铜—铜键合演进[18] (四) 横向互连与纵向堆叠构成主要集成方式 - 扇出型封装利用重布线层将芯片焊盘向裸片外部延伸，获得大于裸片面积的布线和I/O区域，支持多个裸片在同一封装内互连[19] - 2.5D集成将逻辑裸片、HBM等并排放置在中介层上，通过高密度布线实现裸片间连接，可采用硅、RDL、有机材料或玻璃等不同技术方案[25] - 台积电CoWoS-S采用大面积硅中介层，CoWoS-R以RDL中介层连接SoC与HBM，CoWoS-L结合RDL中介层与局部硅互连[26] - 3D集成将不同裸片沿垂直方向堆叠，通过TSV、微凸点或铜—铜混合键合形成垂直互连，缩短连接距离并提高集成密度[36] - 英特尔EMIB在封装基板内部嵌入小尺寸硅桥，仅在硅桥区域采用细间距微凸点，已于2017年进入大规模制造[32] (五) 混合键合提升互联密度 - 混合键合同时形成铜—铜电气连接和介质层—介质层机械连接，将互连间距缩小至微米级甚至亚微米，不再依赖传统焊料微凸点[44] - 英特尔Foveros Direct 3D采用直接铜—铜混合键合，互连间距缩小至10µm以下，密度可达传统微凸点技术的约10倍[44] - 三星正在开发间距低于6μm的混合铜键合，用于逻辑裸片的高密度3D堆叠[45] (六) 韬定律与逻辑折叠推动三维设计 - 2026年5月华为在IEEE ISCAS 2026提出韬(τ)定律，以特征时间常数τ为统一优化目标，通过降低器件开关延迟、互连延迟及系统通信时间提升性能[47] - 逻辑折叠在芯片设计阶段将同一逻辑模块拆分为更细逻辑单元，分别布置在上下有源晶圆中，通过高密度垂直互连组成完整电路[49] - 华为V2论文披露Kirin 2026采用晶圆对晶圆、面对面混合键合，间距达1.5µm，对准精度目标低于0.5µm[51] - 逻辑折叠将晶体管密度由155MTr/mm²提高至238MTr/mm²，增幅约55%，同等性能下功耗降低约41%[52] - 双层折叠结构使时钟缓冲器数量减少超过50%，时钟偏斜降低约25%，布线长度减少约30%[52] 二、全球与中国先进封装竞争格局 (一) 全球先进封装平台加快演进 - 台积电围绕3DFabric建立InFO、CoWoS和SoIC平台，覆盖Fan-out、2.5D中介层及3D混合键合[59] - 英特尔通过EMIB和Foveros发展局部硅桥和3D堆叠，三星围绕I-Cube、X-Cube及混合键合推进协同集成[59] - 日月光以VIPack为核心形成FOCoS、FOCoS-Bridge、FOSiP、2.5D/3D及光电共封装等技术布局[59] - 安靠围绕SWIFT、S-SWIFT、SiP和2.5D/3D TSV等平台发展高密度多芯片集成[59] - 2024年全球前十大封测企业中中国大陆企业占四席，长电科技、通富微电、华天科技和盛合晶微分别位列第三、第四、第六和第十[60] - 长电科技市场份额11.3%，通富微电7.8%，华天科技3.8%，盛合晶微1.6%[60] (二) 国内先进封装扩产加速 - 盛合晶微SmartPoser®-Si已大规模量产，SmartPoser®-RDL处于小量试产，SmartPoser®-BD已完成全流程验证[69] - 盛合晶微SmartPoser®-3DIC-BP已由小量试产升级至大规模量产，SmartPoser®-3DIC-HB已完成全流程验证[69] - 长电科技XDFOI®芯粒高密度多维异构集成平台已实现规模量产，具备超大尺寸及超薄FCBGA工程开发和规模量产能力[69] - 通富微电薄Die Hybrid SiP双面封装及光电合封技术通过可靠性验证[70] - 甬矽电子RWLP产品线已实现量产，基于硅转接板和硅桥方案的2.5D产品均已实现客户送样[70] - 华天科技重点推进2.5D技术平台规模化量产，完成2.5D SiCS工艺技术开发[71] 三、先进封装材料需求与本土供应 (一) 全球先进封装材料市场持续扩张 - 全球先进封装材料市场规模由2021年493亿元增长至2025年1,044亿元，CAGR为20.6%[77] - 预计2026年达1,154亿元，2030年达1,647亿元，2026-2030年CAGR为9.3%[77] - 中国市场规模由2021年91亿元增长至2025年203亿元，CAGR为22.3%[77] - 预计2030年达365亿元，2026-2030年CAGR为12.0%，高于全球同期9.3%增速[77] - 中国市场占全球比重由2025年19.4%提高至2030年22.2%[77] (二) 封装基板向大尺寸、高密度升级 - ABF载板具有更强多层布线和细线路加工能力，主要应用于CPU、GPU、ASIC及FPGA等高I/O高性能芯片[85] - AI/HPC芯片封装基板向更大面积、更高层数和更细线路发展，ABF膜需降低介电常数、介质损耗和表面粗糙度[85] - 玻璃芯基板具有较高结构完整性、较好尺寸稳定性和较低电信号损耗，截至2023年9月仍处于技术开发和客户验证阶段[89] - 深南电路和兴森科技均已布局FC-BGA封装基板[88] (三) RDL制造带动光刻、介电及电镀材料需求 - 多层RDL需反复进行介电层涂覆、曝光显影、种子层沉积、铜电镀、去胶、蚀刻和清洗，材料增量来自加工次数增加和性能要求提高[93] - PSPI、PBO等介电材料向低温固化、低介电常数、低介质损耗和低应力方向升级[94] - 鼎龙股份已布局8款半导体封装用PI产品，其中3款取得多家客户订单[96] - 上海新阳TSV工艺铜互连电镀添加剂已实现量产[96] - 艾森股份形成"电镀液及添加剂+光刻胶"产品矩阵，覆盖Bumping、RDL、TSV等工艺环节[96] - 江丰电子形成铝、钛、锂、铜及多种超高纯金属合金溅射靶材布局[96] (四) 细间距互连推动凸点材料升级 - 铜柱和微凸点制造需反复进行光刻、种子层沉积和电镀，对应厚膜光刻胶、铜及钛钨靶材、电镀液和添加剂[99] - 上海新阳、艾森股份已布局先进封装电镀材料，江丰电子形成铜、钛和钛钨等高纯金属靶材布局[99] - 康强电子键合丝已通过国内主要封装企业及多家国际客户认证，2026H1销售收入同比增长32.64%[100] (五) TSV、晶圆减薄与混合键合推动晶圆级材料升级 - TSV向高深宽比发展，要求电镀液及添加剂实现均匀、无空洞的铜填充[101] - 晶圆减薄需临时键合胶和解键合材料提供支撑，并在加工完成后实现低损伤剥离[101] - 混合键合对铜表面平坦度和洁净度提出更高要求，推动CMP抛光液、抛光垫及晶圆清洗液需求增长[101] - 安集科技TSV、TGV及混合键合抛光液已在更多客户端上线使用并逐步扩大销售[105] - 鼎龙股份TSV抛光液已通过国内先进封装龙头客户验证[105] - 鼎龙股份临时键合胶已在客户处实现持续稳定规摸出货[105] (六) 底填、塑封及胶黏材料升级 - 细间距互连要求底部填充材料降低黏度和填料粒径，同时提高粘结强度和耐湿可靠性[103] - Fan-out封装使用环氧塑封料形成重构晶圆，要求材料兼顾低热膨胀系数、低固化收缩和良好流动性[103]