半导体行业研究纪要：先进封装与堆叠技术 涉及的行业与公司 * 行业：全球半导体行业，特别是先进封装、高带宽内存、逻辑芯片制造、存储芯片制造领域[1][2][3] * 主要提及公司： * 设备/材料供应商：DISCO、Advantest、Besi、Ibiden、Tokyo Electron、SUMCO、EV Group、Tokyo Seimitsu、SÜSS MicroTec、ASMPT、Kulicke & Soffa、Hanmi Semiconductor、Hanwha Semitech、SEMES、Shinkawa、Applied Materials[11][59][88][90][172][204][214][219] * 晶圆代工/IDM：台积电、英特尔、三星[32][36][42][48][49][223] * 存储芯片制造商：SK海力士、三星、美光、铠侠、YMTC[26][27][30][31][54][62][174][178][208] * 逻辑芯片设计公司：英伟达、AMD、博通、苹果、谷歌、亚马逊、Marvell、联发科[32][35][36][80][93][142][212][223][236][277] * 封测代工厂：日月光、京元电子[247] 核心观点与论据 行业趋势：后摩尔定律时代，先进封装成为性能提升核心 * 核心挑战：AI基础设施对性能的爆炸性需求，正遭遇摩尔定律终结的挑战，芯片制造成本上升但性能提升回报递减[1][5][92] * 解决方案：先进封装和芯片/晶圆堆叠技术成为后摩尔定律时代延续性能和经济效益的基石，预计将占据中心舞台[1][2][5][16][92][93] * 市场增长预测：采用堆叠技术的晶圆消耗量预计将从2025年的约500千片/月增长7倍至2030年的约3,500千片/月，渗透率从7.4%提升至约38%[2][6][16][21][107] * 应用扩展：堆叠技术不仅用于AI/HPC芯片，预计到2030年，大多数DRAM、NAND和许多先进逻辑芯片都将采用某种形式的堆叠技术，与具体应用无关[21][96] 关键技术领域与市场预测 1. 高带宽内存 * 产能扩张：HBM TSV产能预计将从2025年底的约390千片/月，增长至2026年底的586千片/月和2027年底的758千片/月[7][27][115][179] * 技术路径： * 当前主流：SK海力士采用大规模回流模塑底部填充，三星和美光采用热压非导电胶膜[26][30][174][175][176] * 未来演进：预计从HBM4E开始，行业将因良率问题转向采用无助焊剂热压键合，并可能在高性能变体中引入混合键合[7][28][30][191][193][195][196] * 需求驱动：AI加速器和堆叠层数增加推动HBM需求，预计HBM位元出货量将持续强劲增长至2027年[7][115][122][125] 2. 逻辑芯片先进封装 * CoWoS：AI GPU和ASIC的主流2.5D封装技术 * 产能预测：预计从2025年底的约80千片/月，增长至2026年底的140千片/月和2027年底的197千片/月[8][35][126][239][241] * 需求预测：受AI芯片驱动，CoWoS晶圆出货量预计2026年达1,230千片，2027年达1,776千片[35][126][136][237] * 3D IC/混合键合：用于实现更高I/O密度和能效 * 采用者：AMD已商业化用于CPU和AI GPU，英特尔和博通也在跟进[9][32][142][257][271][277] * 技术对比：台积电SoIC与英特尔Foveros Direct 3D，混合键合间距可小于9µm，连接密度超10k/mm²[32][42][224] * 替代技术：英特尔推出EMIB-T作为CoWoS的替代方案，支持更大尺寸封装并可能实现美国本土生产，但缺乏成熟量产记录[36][42] * 苹果WMCM：预计苹果将从2026年起在iPhone中采用晶圆级多芯片模块封装，将DRAM与处理器并列放置[37][38][127][133] 3. 背面供电网络 * 性能提升：BSPDN可将芯片速度提升8-10%，或降低功耗15-20%，同时芯片密度提升1.07-1.10倍[46][47][165] * 产能预测：预计从2026年的55千片/月稳步增长至2030年的285千片/月，英特尔将率先采用[48][49][166][169] 4. 存储芯片堆叠 * NAND CBA：将CMOS外围电路和存储单元阵列分别制造在独立晶圆上，然后通过晶圆对晶圆键合 * 优势：铠侠称其BiCS8相比前代密度提升50%，写入速度提升20%，读取速度提升10%，功耗降低30%[55][146] * 产能预测：预计从2026年的138千片/月增长至2030年的1,057千片/月[57][62][64][150] * DRAM CBA：预计在2028年左右随4F²架构引入，将存储阵列和外围逻辑分别制造后键合 * 优势：芯片面积减少16-28%，每片晶圆芯片数量增加约22-38%[66][68][156][158] * 市场预测：Yole Intelligence预计CBA在DRAM中的渗透率将从2027年的4%提升至2029年的29%[156][163] 测试市场：因先进封装而迎来结构性增长 * 增长驱动：1) 2.5D/3D先进封装要求更多测试以保证良率；2) 故障成本上升推动功能测试和老化测试提前至晶圆级和芯片级；3) 制程迁移和芯片复杂性增加导致测试时间延长[11][71] * 市场预测：测试市场预计将从2024年至2027年增长2倍，2019-2029年复合年增长率将提升至约8%，高于历史约6%的水平[11][70][73] * 测试时间与良率挑战： * 芯片复杂度增加导致SoC测试时间呈指数级增长，预计2031年测试时间将是2017年的50倍[79] * 多芯片堆叠封装导致良率呈指数级下降，已知合格芯片测试至关重要[76][77][78] * 英伟达B200/GB200系列的测试需求预计是H100/H200系列的8倍或更多[80] * 关键受益者：Advantest是SoC和内存测试领域的领导者，在英伟达AI GPU测试中占据100%份额，在DRAM测试中占据71%份额[11][81][83][86] 关键受益公司分析 * DISCO：作为研磨机和切割机的主导供应商，是所有类型先进封装的关键设备商，预计将持续受益于CoWoS产能增长、HBM资本支出恢复以及NAND CBA和BSPDN的采用[11][59][61][88][172] * Advantest：测试市场的领导者和最大受益者，受益于SoC测试需求增长、测试插入点增加以及HBM向HBM4/E迁移带来的测试强度提升[11][80][81][88] * Besi：混合键合技术的先驱，2024年占据91%市场份额，在逻辑和HBM的混合键合采用中将成为明确的长期赢家[88][172][218][219] * Ibiden：先进GPU集成电路衬底的主导供应商，受益于英伟达Rubin平台衬底价值翻倍、市场份额提升，以及英特尔EMIB-T新技术可能带来的增长[11][90] * Tokyo Electron：作为领先的晶圆对晶圆键合设备供应商，将受益于NAND CBA和BSPDN中更多堆叠技术的采用[59][61][172] * SUMCO：作为原始硅片的主要供应商，可能受益于DRAM/NAND CBA和逻辑BSPDN对先进硅片需求的增加[172] 其他重要但可能被忽略的内容 * 技术迁移路径：HBM键合技术预计将从助焊剂热压键合，迁移至无助焊剂热压键合，并最终在HBM4E 20层及以上版本中转向混合键合[7][28][30][196] * 供应链竞争动态：HBM键合设备供应链较为分散，各内存供应商使用不同设备商，技术迁移可能导致供应商格局洗牌[204][205][206][207] * 成本与良率考量：NAND CBA初期可能因晶圆对晶圆键合良率问题而成本优势不明显，但随良率提升，成本有望下降[56] * 长期技术演进：NAND和DRAM的晶圆对晶圆堆叠未来可能进一步演变为多层层叠，例如将两个存储单元阵列晶圆键合后再与CMOS阵列键合[57][68] * 测试环节变化：除了最终测试时间延长，未来增长动力可能更多来自测试插入点的增加，例如更多的晶圆级和芯片级测试，以及最终测试、老化测试和系统级测试的整合[71][246] * 地缘政治因素：英特尔的EMIB-T技术可能提供将整个AI芯片生产保留在美国境内的选项，与台积电的美国前道工厂结合[36]