行业与公司 * 行业: 半导体行业，特别是GPU、ASIC、AI加速器及相关先进封装供应链[1] * 涉及公司: NVIDIA (NVDA)、Alchip Technologies (Alchip)、AWS/Annapurna、Google、MediaTek (联发科)、Broadcom (博通)、TSMC (台积电)、Samsung Foundry (三星代工)、Intel (英特尔)[2][7][8][9][10][12][19] 核心观点与论据 1. NVIDIA GPU 产品路线图与封装技术 * Rubin Ultra 设计潜在变更: 公司评估NVIDIA可能将Rubin Ultra从“1个中介层上4个计算芯片”设计改为“1个中介层上2个计算芯片”，并通过基板级组合实现4芯片方案[2] * 变更影响评估: 此变更预计不会影响计算能力或HBM密度（Rubin Ultra解决方案中4个计算芯片仍为1TB），但会需要更大的ABF基板并降低CoW步骤的复杂性（在CoWoS-L工艺中）[2] * 变更原因: 原始设计的4芯片、16个HBM立方体及I/O芯片在中介层上将达到约9.5倍光罩尺寸，这是目前台积电CoWoS-L所能支持的极限，新方案（2x2）可能是实现类似计算性能的更实用解决方案[2] * 产品规划: 预计NVIDIA将在2027年下半年同时提供2芯片（GR150）和4芯片（2x2版本）的Rubin Ultra平台，需求可能偏向更高规格版本[2] 2. NVIDIA LPU 推理芯片需求与展望 * 产品定位澄清: LPU（来自Groq）和CPX是架构不同的产品，针对推理的不同阶段，LPU不取代CPX，CPX专为预填充步骤设计，而LPX针对极端解码阶段[3][7] * 出货量预测: 预计2026年LPU芯片出货量将达到约50万颗（约合2000个机架），2027年将增至数百万颗，具体取决于Vera Rubin机架的搭载率[7] * 制造与封装路线: LP30/LP35预计在三星代工4nm制造，而LP40将从2027年底开始转向台积电N3制程并采用CoWoS-R封装结构，随Feynman在2028年上量[7] * 搭载率预期: 认为2027年LPU机架10-15%的搭载率更有可能，如果智能体工作负载极度偏好LPX机架的快速令牌生成，搭载率可能加速[7] 3. AWS Trainium 3 芯片与 Alchip 的机遇 * Trn3 量产与收入: Trainium 3 仍在正轨，预计2026年第二季度开始制造上量，预计将为Alchip在2026年带来超过15亿美元的收入，2027年有进一步上行空间[8] * 需求与生命周期: 鉴于Anthropic及其他新客户的强劲需求，Trainium 3的生命周期出货量可能达到300万颗，高于此前预期[8] * Alchip 的角色: 供应链检查表明，后端设计和交钥匙生产可能主要由Alchip/Annapurna控制，基于Chiplet的竞争设计未见获得显著量产势头[8] * 人员变动影响: Annapurna的人员离职预计不会对Trn3/Trn4路线图产生有意义的影响[8] 4. AWS Trainium 4 芯片设计与 Alchip 的定位 * 设计复杂性: Trainium 4将是非常复杂的设计，可能使用2nm计算芯片、3nm Serdes和I/O芯片以及可能12层HBM堆叠[9] * Alchip 的参与度: 计算芯片的后端设计很可能由Alchip完成，同时负责整体后端集成和大部分交钥匙晶圆生产[9] * 性能目标与价值: 亚马逊的目标是在各种AI工作负载上实现比Trn33-6倍的性能跃升，这将推高芯片ASP和设计服务合作伙伴的附加值[9] * 时间线与收入展望: 预计芯片在2027年初进入流片阶段，2028年大规模生产，鉴于更高的ASP和增长的量，Alchip通过Trn4生命周期获得的收入应比Trn3有显著增长[9] 5. Google/MediaTek Zebrafish TPU v8 项目进展 * 项目状态: 评估认为Zebrafish项目处于可控的上量轨道，并非根本性受挫的项目[10] * 问题与解决: 芯片于2026年1月从台积电流片返回，存在一些次要问题，已通过台积电为期1个月的工程变更指令解决，一些Serdes问题也似乎通过软件修复解决，无需重新流片[10][11] * 量产时间与收入预测: 台积电的大规模制造上量目标定于2026年第二季度末，收入确认可能在2026年第四季度，预计Zebrafish在2026年可能达到约10亿美元收入[11] * 2027年展望: 2027年前景范围较宽，预计6万至10万片CoWoS晶圆出货量，意味着40亿至70亿美元收入，具体取决于Google内部推理需求的上量情况[11] 6. Google TPU v9 的竞争格局与 Intel EMIB 封装角色 * 竞争设计: Google设计团队似乎正在研究两种竞争性设计，MediaTek致力于基于3D SoIC的先进TPU设计（称为Humufish），可能使用Intel EMIB-T进行2.5D封装，而Broadcom则致力于非常相似但略先进的设计（称为Pumafish），采用台积电CoWoS-L封装[12] * MediaTek 项目风险: 与v8代不同，这两个产品的目标性能规格非常接近，这增加了MediaTek项目的不确定性和风险[12] * 具体风险领域: * Serdes能力：MediaTek目标可能是300G级别Serdes规格（可能是336GHz），而Broadcom可能达到400G Serdes[12] * Intel EMIB封装执行：鉴于在具有多个嵌入式硅桥的AI加速器方面缺乏记录，其执行仍是未知数[12] * 3D SoIC封装设计执行难度显著提升[12] * MediaTek 的参与: 在Humufish的4个计算芯片中，MediaTek似乎更多地参与了其中2个的设计，以及I/O芯片、Serdes和后台集成[12] 其他重要信息 * 分析师覆盖: 报告明确指出，NVIDIA、Broadcom、Marvell由Harlan Sur覆盖[13] * 研究团队覆盖范围: 主要分析师Gokul Hariharan的覆盖范围包括ASE Technology、ASMPT、Alchip Technologies、MediaTek Inc.、TSMC等多只亚洲半导体股票[19]