行业核心挑战与范式转变 - 半导体行业正面临深刻变革，传统通过工艺尺寸缩小提升性能的方式日益受到功耗密度和散热限制的挑战[2] - 人工智能工作负载的爆炸式增长使计算需求呈数量级增加，进一步加剧了数据中心和边缘设备的功耗与散热压力[2] - 微架构创新不再是次要优化，必须与工艺技术同步发展，电源供应、散热管理和计算效率需在设备和系统层面整体考量[2] - 下一代计算不仅需要更小的晶体管，还需要更智能的系统，架构与工艺的协同设计是延伸摩尔定律轨迹的关键[27] 热密度与散热管理挑战 - 更高的集成度与更小的特征尺寸放大了热密度（单位面积功率），局部发热问题加剧[3] - 硅芯片从安全温度升至临界温度的速度极快，热传感器和散热措施必须从一开始就纳入设计[7] - 散热片和风扇等传统散热策略已不再适用，液冷、均热板等方案存在成本、可靠性和尺寸局限[8] - 散热挑战已从高性能系统蔓延至主流设备和移动设备[7] 支持散热的架构策略 - 微架构和芯片布局已成为散热管理的首要工具[8] - 架构师采用多种技术分散和避免热热点，包括：热感知布局规划、通过复制关键发热逻辑并轮换活动以实现局部冷却、嵌入温度传感器以动态调整工作负载和电压/频率设置、利用面积空间分散功率以降低峰值温度[10] 性能与功耗的权衡关系 - CPU性能与功耗遵循特定关系：性能 = IPC * 频率；功耗 = 漏电功耗 + C * V² * 频率，其中C为平均动态电容，V为电压[9] - 在电压缩放区域，性能随电压增加而提高，但功耗呈指数级增长，凸显了降低漏电和减少电容的工艺技术的必要性[11] - 工艺技术进步使得在恒定功耗下实现更高性能（如通过更快的晶体管、降低电容）以及在恒定性能下实现更低功耗（如通过低漏电材料和堆叠器件）成为可能[13] 微架构设计对性能与功耗的影响 - 添加微架构性能特性（如更大的结构或更多的层压结构）可实现更高性能，但通常会增加电容[15] - 通过简化微架构（更小的结构尺寸、更少的推测）可以减小面积，从而降低目标频率，进而降低电容和漏电功耗[17] - 结合高性能和低功耗的CPU内核是实现所需性能和整体系统功耗优化的有效方法[17] 系统级扩展的限制 - 阿姆达尔定律限制了多处理器性能的可扩展性，并行程序的性能会渐近地接近一个由程序串行部分决定的极限[18] - 硬件和软件共享资源（如锁、缓存、内存、网络）导致多处理器可扩展性受限，对于整数工作负载其值很少超过0.97，对于浮点工作负载很少超过0.90[20] - 在实际工作负载测量中，最常见的情况是只有一个核心处于活动状态，其次是所有核心都处于活动状态[23] - 功耗和带宽由动态变化的活动核心数共享，这影响了应用于每种类型核心的数量、类型和微架构优化[25] 关键的工艺研究方向与架构需求 - 工艺研究人员必须认识到，能够提高导热性和支持非均匀电压域的材料和布局创新是下一代架构的关键推动因素[13] - 工艺和架构团队需要紧密协作，架构热图必须指导器件布局和封装，工艺限制必须指导架构布局规划和性能目标[26] - 关键的工艺研究领域包括：低漏电、低电容材料以支持频率扩展同时避免功耗失控；热感知3D集成以管理堆叠芯片中的垂直热流；精细化电源门控以实现每个模块的功耗控制；片上热传感器以实现实时架构热管理；异构集成以支持在同一芯片上实现高性能和高效率核心[28]