从芯片设计及制造领域而言，芯粒及高端先进封装的组合可实现"混合制程"+缩短上市时间+可复用+良 率改善。芯粒（Chiplet）基于需求考虑不同工艺，比如CPU需要较高性能选择3nm工艺，而I/O或模拟电 路则可以使用成熟制程。再者，开发新产品可以复用此前IP，不需要整片IC设计，缩短研发周期及设计 成本，并且能够实现独立验证。性能/瓦/美元（Perf/Watt/Dollar）综合来看，大芯片+3D堆叠更适合用于 中小系统，而随着系统复杂度提升，"Small die with better yield"，即通过芯粒+3D堆叠的方式在大规模 系统中性能/瓦/美元优势明显。 在单芯片原始计算性能方面，AI专用芯片（ASIC）弱于AI GPU。然而，即使是GPT-4这样的大语言模 型也无法在单一芯片上运行。并且要达到与AI GPU相当的性能水平，ASIC需要构建比GPU集群更大规 模的AI专用芯片集群。先进封装通过芯粒+异构实现更大面积拓展，这种可扩展性正是AI数据中心在控 制成本的同时最大化性能的关键所在。在控制成本的同时，通过Chiplets+大中介层来突破尺寸限制，从 而将AI加速器"做大做强"。光刻机的ret ...