行业投资评级 - 电子行业强于大市 [1] 报告核心观点 - 随着AI与大模型训练所需算力呈指数级增长，单纯依靠晶体管微缩的"摩尔定律"已难以独立支撑性能持续飞跃，先进封装技术成为超越摩尔定律、延续算力增长曲线的关键路径 [2] - 先进封装技术能够异质集成不同工艺节点、不同功能的芯片，并显著提升系统级性能、带宽与能效，从制造后段走向系统设计前端 [2] - CoWoS与HBM共舞，2.5D/3D方案获得青睐，台积电CoWoS封装产能2022-2026年将以50%的复合年增长率增长 [2] - 海外CoWoS产能长期满载及复杂国际经贸环境下，国产先进封装平台迎来宝贵客户导入与产品验证窗口，国内先进封装产业正处在"技术突破"与"份额提升"的战略共振点 [2] - 据Yole预测，全球先进封装市场规模将从2024年的461亿美元大幅跃升至2030年的791亿美元，2.5/3D封装技术将以21.71%的复合年增长率快速发展 [23] 第一章 智算需求蓬勃而起，封装环节如日方升 AI驱动芯片需求跃迁 - 2024年中国智能算力规模达725.3 EFLOPS，同比增长74.1%，增幅是同期通用算力增幅(20.6%)的3倍以上 [9] - 2025年中国智能算力规模将达到1,037.3 EFLOPS，较2024年增长43%；2026年将达到1,460.3 EFLOPS，为2024年的两倍 [9] - 2025年上半年中国企业级大模型市场日均调用量已达10万亿tokens，较2024年下半年的2.2万亿tokens实现约363%增长 [9] - 2025年Q2华虹半导体综合产能利用率为108.30%，中芯国际8英寸晶圆利用率为92.50% [14] - 据TrendForce预计，AI芯片在先进工艺中产能占比从2022年的2%提升至2024年的4%，预计2027年达到7% [14] - 中国AI芯片市场规模将从2024年的1425.37亿元激增至2029年的1.34万亿元，2025-2029年年均复合增长率53.7% [14] 封装需求水涨船高 - AI芯片通过先进封装技术实现高集成、小面积、低功耗要求，先进封装受益于AI浪潮快速发展 [17] - 台积电表示AI订单需求突然增加，先进封装需求远大于现有产能，CoWoS产能缺口高达一至二成 [17] - 台积电CoWoS封装产能约每月3.5万片晶圆，到2026年末月产能将扩大至超过每月9万片晶圆，2022-2026年以50%的复合年增长率增长 [17] 先进封装快速扩容 - 全球先进封装市场规模将从2024年的461亿美元大幅跃升至2030年的791亿美元 [23] - 2.5/3D封装技术将以21.71%的复合年增长率快速发展，成为推动行业技术迭代升级的核心引擎 [23] - 2015-2024年中国芯片封装测试市场规模由1,384亿元增长至3,701亿元，年复合增长率为11.5% [23] 先进封装市场格局 - 全球先进封装市场参与者包括IDM类厂商、Foundry类厂商及OSAT类厂商 [28] - 2024年先进封装厂商中IDM厂商占据主导地位，包括英特尔、索尼、三星与SK海力士等 [28] - 中国大陆头部OSAT厂商通过自主研发与兼并收购已基本形成先进封装产业化能力，长电科技、通富微电和华天科技均有开发各自平台覆盖2.5D/3D [28] - 据芯思想研究院2024年全球委外封测榜单，日月光、安靠、长电科技、通富微电分列全球前十大OSAT厂商前四位 [28] 第二章 封装路径百花齐放，新兴方案迭出不穷 先进封装技术路线 - 先进封装主要特征包括：从封装元件概念演变为封装系统、平面封装向立体封装发展、倒装/TSV硅通孔/混合键合成为主要键合方式 [33] - 主要发展趋势有两个方向：小型化（从平面封装向2.5D/3D立体封装转变）和高集成（通过三维堆叠和异构集成提高集成度和数据传输速度） [33] 单芯片封装技术 - 倒装键合技术将互联距离缩短至微米级，电阻降低90%，支持更高频率和功率密度 [35] - 晶圆级芯片封装具有尺寸小、成本低、效率高、电性能好等优势，扇入型应用于低I/O数、小尺寸消费电子芯片，扇出型应用于处理器等需要高集成度应用 [39] 多芯片集成技术 - 先进封装高密度集成主要依赖于四个核心互联技术：凸块工艺、重布线技术、硅通孔技术、混合键合 [40] - Bumping工艺中金属沉积占到全部成本的50%以上 [43] - RDL重布线层起着XY平面电气延伸和互联作用，用于晶圆级封装、2.5D/3D集成及Chiplet异构集成 [46] - TSV技术通过垂直互连减小互连长度、信号延迟，实现芯片间低功耗、高速通信，增加带宽和实现小型化 [50] - 混合键合采用铜触点替代传统引线，互连密度相比过去提升逾十倍，键合精度从传统的5-10/mm²大幅跃升至10K-1MM/mm² [55] Chiplet技术发展 - Chiplet是后道制程提升AI芯片算力的最佳途径之一，具备成本与良率优化、异构制程集成、可扩展性与灵活性优势 [60] - 2.5D封装通过硅或有机中介层实现Chiplet水平互连，3D堆叠通过混合键合实现Chiplet垂直直接连接 [60] 台积电3D Fabric方案 - CoWoS是台积电2.5D、3D封装技术，分为CoWoS-S（使用Si中介层）、CoWoS-R（采用RDL互连技术）、CoWoS-L（结合CoWoS-S和CoWoS-R/InFO技术优点） [70] - 受NVIDIA Blackwell系列GPU量产需求推动，台积电预计从2025年第四季度开始将CoWoS封装工艺从CoWoS-S转向CoWoS-L制程 [64] - 台积电先进封装产品矩阵3D Fabric还包括后端InFO及前端3D整合SoIC，SoIC技术互连节距可小至3μm，第五代技术有望减小至2μm [74] HBM技术演进 - HBM采用硅通孔技术将多个DRAM芯片堆叠，与GPU一同封装形成大容量、高位宽的DDR组合阵列 [82] - HBM3E DRAM是解决AI算力瓶颈的关键存储器技术，凭借超过1TB/s的总线速度成为NVIDIA、AMD、Intel新一代AI芯片必备元件 [86] - 从HBM用量看，2024年主流H100搭载80GB HBM3，2025年英伟达Blackwell Ultra或AMD MI350等主力芯片搭载达288GB的HBM3e，单位用量成长逾3倍 [86] - 全球HBM市场规模将从2025年的31.7亿美元增长至2030年的101.6亿美元，年复合增长率高达26.24% [86] 下一代技术方案 - 台积电推出面板级CoPoS，采用面板级硅/玻璃中介层替代晶圆级硅中介层，实现更高基板利用率、更大封装密度和更低单位面积成本 [89] - 英伟达推出CoWoP技术，直接砍掉CoWoS封装基板和BGA焊球，可缩短约40%信号传输路径，具有信号完整性提升等优势 [89] 第三章 投资建议 重点公司分析 - 长电科技是全球领先封测服务商，技术覆盖晶圆级封装、2.5D/3D封装、系统级封装等，2024年以预估346亿元营收在全球前十大OSAT厂商中排名第三 [95] - 长电科技营业收入从2020年的264.6亿元增长至2024年的359.6亿元，2025年上半年营收达186.1亿元，保持20.1%同比增速 [96] - 通富微电是国内集成电路封装测试一站式服务提供商，2025年上半年实现营业收入130.38亿元，同比增长17.67%；归母净利润4.12亿元，同比增长27.72% [101] - 晶方科技是晶圆级封装技术领先者，2025年上半年实现营业收入6.67亿元，同比增长24.68%，归母净利润1.65亿元，同比大幅增长49.78% [107] - 晶方科技销售毛利率持续大幅领先行业平均水平，2025年上半年提升至45.08%，较行业平均水平优势差距逾30个百分点 [111] 投资标的 - 建议关注重点布局先进封装厂，如长电科技、通富微电、晶方科技等 [2]