行业投资评级 - 无评级（维持）[5] 核心观点 - 华为发表“韬（τ）定律”，以“时间（τ）缩微”替代“几何缩微”作为半导体演进新范式，通过逻辑折叠等创新技术在固定工艺节点下实现性能代际跨越，已设计并量产381款芯片，并将于今年秋季发布采用逻辑折叠技术的新麒麟手机芯片[1][2] - 该技术范式有望重塑半导体产业链，带动上下游技术更新，尤其对先进封装、设备、材料等环节产生强劲的新增需求[4][9] 技术路径与突破 - 逻辑折叠（LogicFolding）：通过将电路分布到垂直堆叠的多层有源芯片上，缩短关键路径走线，降低寄生RC，实现晶体管密度和性能大幅提升，实测麒麟2026芯片晶体管密度从155 MTr/mm²跃升至238 MTr/mm²，相当于传统几何缩微三年的进步量，SoC性能核能效提升41%、主频提升13%至3.1GHz，SRAM工作频率提升40%以上[3] - AI三维协同架构：包含①灵衢总线，将端到端远程访问延迟从数十微秒压缩至约100纳秒，实现约500倍的τ压缩；②封装近距光互连引擎（Hi-ONE），提供8Tb/s模块带宽，将SerDes传输距离从100cm压缩至5cm，2026至2035年硬件集成度预计增长超100倍；③三维折叠，解决传统2.5D封装的“N²-vs-N困境”，将内存、供电、光互连等关键资源恢复为N²扩展[3] - 技术实施要求：逻辑折叠与3D折叠技术建立在多层芯片垂直堆叠与混合键合基础上，要求更严苛的镀铜技术、表面平滑度、洁净度以及键合对准精度，混合键合间距需控制在2微米以内（与顶层金属间距比值建议低于3）[3][4] 产业链影响与投资建议 - 代工：逻辑折叠技术提升了成熟与次先进制程的战略价值，国内中芯国际、华虹公司产能供不应求，先进制程存在供需缺口，成熟制程稼动率满产运行[9] - 先进封装与测试：逻辑折叠与3D折叠的商业化验证为先进封装带来强劲新增量，推动超细间距混合键合等高壁垒工艺的技术突破与产能布局[9] - 设备：多层垂直异构架构对设备精度提出更高要求，将系统性拉升镀铜设备、CMP设备、混合键合设备、洁净室及相关耗材的需求，重点关注TSV刻蚀设备、CMP设备、薄膜沉积设备、混合键合设备、SoC测试机及晶圆级测试探针台等[4][9] - 零部件：设备订单向好有望直接拉升零部件厂商出货，在设备新增装机量攀升与国产替代双重驱动下，国产零部件自主可控迎来契机[9] - 材料：堆叠层数成倍增加使光刻胶、电镀液、CMP抛光材料等单片耗材用量呈超线性增长，国内厂商产能突破瓶颈后，中期品类有望横向扩张[9] - 建议关注公司：报告列出了代工、封测、设备、零部件及材料等环节的数十家具体公司[10] 行业规模与市场表现 - 行业规模：股票家数530只，占总数10.2%；总市值20,667.2十亿元，占总数17.5%；流通市值17,236.8十亿元，占总数16.3%[5] - 市场表现：行业指数近1个月绝对表现21.3%，相对表现20.3%；近6个月绝对表现55.0%，相对表现46.2%；近12个月绝对表现106.8%，相对表现83.0%[7]