硅芯科技3Sheng Integration Platform核心功能 - 自研三维堆叠芯片设计平台集成"系统-测试-综合-仿真-验证"五引擎合一，支持三维异构集成系统的敏捷开发与协同设计优化[2] - 独创性体现在统一数据底座架构，实现从系统级规划到物理实现的闭环设计流程[2] - 推出3Sheng_Zenith系统建模工具专门解决Chiplet和3D IC设计中的架构协同问题[9][10] 行业设计痛点与解决方案 - 当前三维异构集成芯片设计存在架构缺失问题，仿真验证后仍发现大量堆叠结构缺陷[5] - 传统设计缺乏支持IP划分、工艺选择、版图探索等要素的全流程协同工具[6] - 公司提出PPPAC新框架，强调架构到性能、设计到封装、签核到封装的三重协同[8] 系统级规划功能模块 SoC划分 - 将SoC设计切分为模块化Die，通过调整目标函数cost系数实现布局迭代优化[12] - 突破传统二维设计向三维延伸，降低SoC设计成本与良率风险[12] Chiplet建模 - 对划分后的Die进行独立建模，支持跨Die级别的信号/电源/功耗/时序分析[16] - 物理规划阶段即可评估各Chiplet制造成本[16] Floorplan设计 - 优化2.5D/3D集成电路中Chiplet布局，提供飞线/热力图等可视化工具[19] DFT规划 - 早期规划测试容错资源，解决Bump互连和TSV带来的稳定性风险[22] 互连设计优化技术 - 3D编辑支持多形态堆叠方式，可实时查看各Die重叠部分互连信息[26] - 接口连接性检查功能可识别凸点错位等物理逻辑不一致问题[29] - 预布线优化提供实时3D效果图，支持GDS文件生成[30] 系统早期分析能力 协同设计仿真 - 集成信号完整性(Isis)、电源完整性(Pyros)等五大分析工具组件[36][37] 布线鲁棒性检查 - 针对高带宽场景提取跨Die互连寄生参数，确保结构可靠性[41] 制造成本评估 - 覆盖晶圆成本/封装成本/键合成本等全流程成本模型[42][43] - 3Sheng_Arhi工具可实现性能指标与先进封装成本的动态平衡[44] 公司战略定位 - 专注2.5D/3D堆叠芯片EDA研发，填补国产芯片设计软件空白[49] - 技术路线聚焦更高性能/集成度/可靠性的芯片系统设计[49]