NPU技术发展现状 - 当前NPU赛道发展迅猛，传统和新兴厂商均在布局，但主流方案仍采用传统核心+硬连线加速器的架构[1][2] - 行业普遍通过微调指令集和提供矩阵加速器来应对早期ML基准测试（如Resnet、Mobilenet），但仅能覆盖约20个图运算符[1] 传统IP厂商的技术困境 - 五年前CPU/DSP/GPU IP厂商为保持竞争力，选择附加外部矩阵加速器的短期方案，而非开发专用可编程NPU[4][5] - 该架构需对算法进行分区运行，在Transformer等新模型出现后暴露缺陷，加速器无法有效支持新算子（如自注意力机制）[4][5] - 厂商陷入创新者窘境：既需维护传统IP核价值，又需投入资源开发竞争性新架构，导致连续两代加速器设计重复相同缺陷[5] 技术路线对比 - 理想方案应为矩阵计算与通用计算深度集成的统一架构，而非物理分离的加速器模块[1] - 专用可编程NPU需支持2000+图形运算符，但开发周期长且技术风险高，传统厂商因既有利益束缚难以转型[4][5] 行业影响 - 客户被迫承担硅片重新流片的高成本，因加速器无法适应快速演进的AI算子需求[4] - Transformer模型的出现成为技术分水岭，原有架构性能骤降，倒逼IP厂商重新评估技术路线[4][5]