半导体制造技术演进 - 领先的晶圆代工厂和IDM厂商正朝着2纳米（或同等）技术节点量产迈进，环栅（GAA）纳米片晶体管将发挥核心作用，作为FinFET技术的后继者，旨在缩小SRAM和逻辑标准单元尺寸 [1] - GAA纳米片器件垂直堆叠两个或多个纳米片状导电沟道，每个逻辑标准单元包含p型和n型堆叠，允许缩小单元高度或加宽沟道以换取更大驱动电流，栅极全方位包围通道增强控制 [1] GAA纳米片技术发展 - 在过渡到CFET技术前，GAA纳米片预计持续至少三代技术，CFET因nMOS-pMOS垂直堆叠复杂度高，量产需从A7节点开始，GAA需延伸至A10节点（单元高度90纳米） [2] - 缩小GAA纳米片标准单元尺寸极具挑战性，forksheet架构作为非破坏性技术可提供更大扩展潜力 [4] Forksheet技术优势 - 内壁forksheet通过介电壁隔离n/p栅极沟槽，实现更紧密间距，单元高度可缩至90nm，性能提升，但介电壁需薄至8-10nm且面临工艺对准和栅极控制问题 [5][8] - 外壁forksheet将介电壁置于单元边界（厚度15nm），采用wall-last集成法，简化工艺并支持Ω栅极结构，驱动电流提升25%，同时实现全沟道应变 [9][16][18][19] 性能与面积优化 - 外壁forksheet在A10节点实现90nm单元高度（较A14纳米片115nm缩小22%），SRAM位单元面积减少22%，环形振荡器频率保持与A14/2nm节点一致 [14][25] - 全沟道应力在外壁forksheet中可实现，避免纳米片/内壁架构33%的驱动电流损失，进一步提升性能 [25] 技术路线图展望 - imec路线图显示纳米片时代延伸至A10节点，外壁forksheet作为过渡方案，后续将转向A7及更高节点的CFET技术 [11][27] - 外壁forksheet兼容性研究进行中，探索其与CFET架构结合的PPA效益潜力 [27]