核心观点 - 硅电容并非MLCC的完全替代品，而是在AI伺服器电源完整性架构中形成分层互补的双轨关系[2][11] - 随着AI芯片功耗向千瓦级迈进，传统MLCC因寄生电感较高，难以单独满足高阶芯片对极近距离、高频率、极速响应的供电需求，硅电容成为先进封装供电架构的关键[2][5] 硅电容崛起背景 - AI加速器（GPU、ASIC）运作电压极低（约0.7至1.2V），纳秒级高速运算切换中电流产生剧烈瞬态跳动，需在芯片周围配置海量去耦电容作为瞬间供电的微型蓄水池[4] - 电容距离芯片越远，电流传输路径越长，寄生电感（ESL）越大，拖慢供电响应速度[5] - 新世代AI芯片如NVIDIA Rubin，热设计功耗（TDP）朝千瓦等级迈进，CoWoS-L、CoWoS-R与Chiplet等先进封装内部空间被多颗GPU裸晶与HBM严重挤压[5] - 传统离散式MLCC在封装内部的尺寸、厚度与机械/电气整合限制，使其难以像硅电容一样高度客制化地嵌入裸晶附近[5] 硅电容定义与特性 - 硅电容利用半导体晶圆制程，在硅晶圆上透过光刻、蚀刻等技术制造，厚度可低至0.1毫米以下，具备极佳高频与稳压特性[6] - 硅电容能直接贴合在GPU或CPU旁边，甚至整合进封装基板内，为高阶运算提供快速、稳定的瞬间电流[6] - 硅电容在温度与电压变化下相对稳定、无压电噪音，且具备极低的高频损耗，能薄到直接做成中介层（Interposer）[7] 硅电容与MLCC差异 - MLCC将极薄陶瓷片印上金属电极层层叠加放大面积，但存在DC Bias特性差、压电噪音、易脆裂、GHz以上高频损耗大等物理极限[7] - 硅电容采用半导体制程，在硅晶圆上向下打出深沟或向上堆叠增加表面积，用原子层沉积（ALD）长出纳米级薄膜，将极板距离压到极限[7] - MLCC成本低、供应链成熟、容量涵盖范围广，依然是系统级与板端电源稳定主力元件[11] - 以NVIDIA架构为例，从GB200到下一代Rubin世代，因功耗翻倍，单板MLCC用量预估从约6,500颗暴增至近12,000颗[11] - 硅电容专注于MLCC难以涵盖的高阶增量市场，定位为封装级与近芯片的电源完整性补充元件[11] 两大技术路线 - 深沟槽（Deep Trench）技术：利用半导体蚀刻技术在硅晶圆表面垂直向下蚀刻高深宽比沟槽，再沉积介电质与电极，挑战在于维持极高深宽比下的蚀刻均匀性[8] - 堆叠式（Stacking）技术：透过重复沉积导体与介电质薄膜形成水平堆叠电容结构，挑战在于薄膜堆叠层数增加后的应力控制与良率[9] - 深沟槽代表厂商：台积电、力积电、华邦电[10] - 堆叠式代表厂商：爱普、三星[10] 硅电容发展限制 - 最大容量受限：硅电容使用的二氧化硅（SiO₂）介电常数仅约3.9，远低于陶瓷的1,000以上，目前容量多落在nF到μF等级[13] - 耐压天花板较低：面对工业动力或车用800V等高压系统，目前较难直接应用[13] - 成本结构高昂：硅电容需使用半导体晶圆厂产能，光罩与设备折旧远高于传统陶瓷产线，单颗成本与MLCC有显著落差[13] 产业展望与市场进展 - 业界预估2027年将是关键节点[13] - 2026年5月，全球MLCC大厂三星电机（SEMCO）签下约10亿美元的硅电容长约，交期涵盖2027至2028年，显示供应链已开始为先进封装的长期需求提前绑定产能[13] - AI芯片功耗上升仅是第一波动能，未来硅光子（CPO）、800G高阶网通交换器、边缘运算（Edge AIPC/手机）都将成为硅电容潜在舞台[14] - 后续各厂商在产能开出进度、良率提升状况、高阶客户验证进展，以及跨界结盟的商业模式落实，是评估企业竞争力与市场风向的四大关键观察指标[14]

核心观点 AI应用排挤成熟制程产能，推动晶圆代工价格上调，MCU供应链成本转嫁能力成为下半年产业焦点，台系MCU厂获利已显著复苏[2][3] 成熟制程产能与价格趋势 - AI服务器对电源管理、控制芯片需求增加，成熟制程新增产能有限，晶圆代工供给逐步吃紧[2] - 台系晶圆代工厂下半年陆续推动价格调整，部分涨价趋势可能延续至2027年[2] - 成熟制程晶圆代工厂将更多产能配置至AI电源相关应用，MCU晶圆供应偏紧情况可能延续至2026年下半年[2] - 若AI需求持续排挤成熟制程产能，晶圆价格走扬趋势不排除延续至2027年[2] MCU供应链价格调整 - 意法半导体自6月28日起启动新一轮合约价格调整，现货价格一度单月上涨29%[2] - 大陆MCU厂今年进行第二轮涨价，显示部分MCU产品供需结构开始变化[2] - 上游成本走扬下，MCU供应链启动新一波价格调整，下半年焦点转向涨价及成本转嫁能力[2][3] 台系MCU厂获利复苏 - 应广第二季EPS达3.06元，较第一季1.59元成长92%[3] - 伟诠电第二季EPS达2.31元，较首季0.70元大增逾2倍[3] - 广闳科第二季EPS 2.21元，较首季成长近9成[3] - 九齐第二季EPS为1.46元，季成长近95%[3] - 凌通第二季EPS 1.18元，季成长136%[3] - 产业复苏动能由营收端传导至获利端，部分业者由亏转盈[3][4] 需求端分化与下半年关键 - 需求复苏力道不平均，AI数据中心相关光收发模组、电池管理及电源控制需求强劲[3] - 工业市场维持稳健，消费性电子需求相对疲弱[3] - 不同MCU业者对上游晶圆成本上升的承受及转嫁能力出现差异[3] - 2026年MCU产业由库存修正转向供需改善与获利复苏[3] - 下半年观察焦点由“需求是否回升”转向“晶圆成本上涨能否顺利转嫁”[3][4] - 晶圆涨价能否顺利反映至产品售价，将成为毛利率关键[4]

核心观点 - 人工智能驱动的内存需求可能延长内存芯片市场的繁荣周期，因为HBM生产占用大量DRAM产能，导致传统DRAM供应紧张，而新产能上线需要时间 [2][3][5] HBM需求与DRAM供应 - 到2027年，HBM可能占用三大内存制造商约30%的DRAM产能，但其内存容量仅占总产量的13% [3] - 人工智能服务器对服务器DRAM的需求不断增长，而传统内存的剩余产能因HBM生产而减少 [3] - TrendForce预计到2027年，新工厂和更先进工艺将使DRAM位供应量增加约24%，但新增供应量可能不足以满足需求 [3] 存储器热潮的财务表现 - 美光科技2026财年第三季度营收同比增长约346%，达到415亿美元，非GAAP毛利率达到84.9% [4] - SK海力士2026财年第二季度营收同比增长257%，营业利润同比增长557% [4] - 三星在2026年第一季度是全球最大的服务器DRAM供应商，市场份额为38.5%，其次是SK海力士（28.8%）和美光（22.4%） [4] - 自2026年第一季度以来，传统服务器DRAM的生产利润高于HBM，部分原因是DRAM价格上涨速度远超HBM [4] 产能扩张与供应延迟 - SK海力士批准在韩国投资383亿美元新建芯片制造工厂，包括HBM和其他先进DRAM产品产能 [5] - 美光正在扩大其在美国的DRAM产能 [5] - 长鑫存储技术有限公司计划将产能提高一倍以上，从每月约30万片晶圆增至60万片以上 [5] - 设备交付周期长以及产能向HBM转移，导致DRAM供应增长滞后于需求增长 [5] - TrendForce预计NAND闪存供应将在2027年下半年趋于宽松，而DRAM产能可能在2027年仍然紧张 [5]

核心观点 - SK海力士董事会批准大规模投资计划，总额约54万亿韩元（380亿美元），用于在韩国龙仁和清州建设新的晶圆厂，以抓住人工智能基础设施市场增长机遇 [1][3] 投资规模与分配 - 总投资约54.3万亿韩元（380亿美元），其中35.2万亿韩元用于龙仁Y2晶圆厂，19.1万亿韩元用于清州M17晶圆厂 [1][3] - 该投资是SK海力士中长期投资战略的落实，此前公司已公布在龙仁半导体产业集群投资600万亿韩元、投资100万亿韩元扩建清州生产基地的总体规划 [3] 龙仁Y2晶圆厂 - Y2是龙仁半导体产业集群规划的四座晶圆厂中的第二座，将作为DRAM生产基地，总建筑面积34.1万坪（约113万平方米） [3] - 项目计划于明年7月破土动工，目标在2029年6月启用首个洁净室，用于生产HBM和其他下一代DRAM产品 [3] - 首座晶圆厂Y1建设稳步推进，预计将于明年2月启用首个洁净室 [3] - SK海力士将龙仁半导体产业集群的竣工日期提前12年，从原计划2045年提前至2033年，Y2项目支持这一加速计划，投资持续到2031年10月 [4] 清州M17晶圆厂 - 清州M17晶圆厂总占地面积20.6万坪（约68万平方米），计划于明年2月破土动工，2028年12月启用首个洁净室 [4] - 公司选择清州作为新的NAND闪存晶圆厂基地，原因是清州拥有最快的晶圆厂建设速度 [4] 战略意图 - SK海力士负责人表示，该投资是为了抓住市场增长机遇，通过积极保障产能，旨在成为人工智能基础设施的关键合作伙伴，为全球人工智能半导体供应链的稳定做出贡献 [4]

核心观点 - AI芯片正从“训练驱动”转向“推理驱动”，GPU统治地位出现裂缝，推理时代对低延迟、高内存带宽和能效比提出新需求，而“内存墙”成为主要瓶颈[1][2][3] - 存算一体技术，特别是基于SRAM的3D-CIM架构，被视为打破冯·诺依曼架构“内存墙”的关键路径，国内厂商如微纳核芯在此赛道处于领先地位[9][10][14][15] AI芯片从训练到推理的范式转变 - 训练阶段GPU凭借并行计算架构、CUDA生态和极致算力需求占据主导，但推理阶段参数固定，瓶颈从计算量转向内存带宽，芯片需追求低延迟和瞬时响应[1][2][3] - 推理包含Prefill（预填充）和Decode（解码）两个子阶段，Prefill将输入转为数学向量存入KV Cache，Decode利用KV Cache和权重参数逐词预测[2] - 推理芯片更看重片上缓存（SRAM）大小和显存吞吐速度，而非原始算力，同时极度关注能效比和成本，通过低精度量化实现单次任务运行成本最优[3] 英伟达LPU与谷歌TPU 8i的应对策略 - 英伟达推出LPU架构，利用扁平SRAM网格取代HBM，无需片外内存访问，每兆瓦推理吞吐量比基于HBM的GPU高出35倍，但牺牲空间导致撞上“网络瓶颈”[3][6] - 谷歌推出TPU 8i，大幅增加SRAM容量以在硅片上容纳更大KV Cache，减少长上下文解码期间内核空闲时间，但受限于“物理极限”[3][6] - 两种方案均未跳出冯·诺依曼架构，计算与存储分离，片上SRAM容量有限，大模型参数仍需外部DRAM[9] “内存墙”的本质与现有技术路径 - “内存墙”指处理器性能提升速度远快于主存储器访问速度，导致CPU需空转等待数据，形成系统效率瓶颈[8] - 现有跨越“内存墙”的技术路径包括：增加多级缓存（Cache）、存内计算（CIM）、高带宽技术（如HBM）、新型互连协议（如CXL）[8][9] - 英伟达LPU结合了增加缓存和HBM两种方法，但存储墙仍未打破，存内计算被视为真正的“破墙者”，通过直接在存储单元内集成计算逻辑消除数据搬运功耗[9] 存算一体技术路线与国内厂商进展 - 存算一体基于不同存储介质演化出多条路线，包括易失性存储（SRAM、DRAM）和非易失性存储（MRAM、PCM、RRAM、Flash），SRAM因工艺成熟度高和强鲁棒性逐渐占据优势[12][13] - SRAM存算一体从模拟域计算发展到支持无精度损失的数字域计算，能支持更复杂算法模型[13] - 微纳核芯（成立于2021年，北大团队）深耕SRAM存算一体7年，落地全球首创3D-CIM™架构，通过三维键技术将SRAM计算内核与DRAM存储单元垂直堆叠融合，彻底消除数据搬运开销[13][14] - 3D-CIM™架构破解了“高性能、低功耗、低成本”不可能三角，基于RISC-V的RV-CIM™异构融合架构兼顾AI计算完备性与全栈生态易用性，芯片仅需极低功耗即可高速运行大模型[14] - 微纳核芯已获红杉、小米、联想、兆易创新等头部产业投资，并与国内存储及终端龙头达成深度合作[14] 存算一体对行业格局的重塑意义 - 国内企业在传统冯·诺依曼架构芯片领域与海外差距显著，但在存算一体等新型计算架构上，全球产业处于早期探索阶段，海内外企业站在同一起跑线[12] - 存算一体被视为重写规则的机会，当算力不再稀缺，数据流动效率成为关键，范式迁移之时正是格局重塑之机[15][17] - 联发科天玑9500集成基于SRAM的存算一体NPU，在3~4W功耗区间内推理效率相比天玑9400提升56%，显示该技术已走向商用[10]

英特尔桌面优先架构策略与AMD数据中心策略对比 - 英特尔副总裁罗伯特·哈洛克表示，英特尔将率先在桌面平台推出搭载Nova Lake架构的全新核心，而非数据中心[2] - 哈洛克认为AMD率先在数据中心推出Zen 6架构的EPYC Venice CPU是“自然反应”，并暗示发烧友可自行计算对比[4] - AMD在客户端和企业级产品中采用统一处理器架构，结合芯片组技术，可轻松扩展或缩减新架构以适应不同应用[4] 英特尔核心架构共享机制 - 英特尔每一代新产品使用不同核心代号，但核心架构间存在共通之处，例如Golden Cove架构先用于Sapphire Rapids处理器，后调整用于Raptor Lake并命名为Raptor Cove[5] - Redwood Cove架构最初随Meteor Lake推出，之后才应用到Granite Rapids处理器[5] - 传闻Diamond Rapids处理器将采用“Panther Cove”核心架构，可能是对Panther Lake中Cougar Cove核心的升级[5] - Nova Lake的新核心（据传名为Coyote Cove）将首先应用于桌面平台，其变体或全新核心最终会应用于至强系列[5] 数据中心需求对CPU发布节奏的影响 - 新型智能AI数据中心对CPU需求激增，颠覆了AMD和Nvidia传统的发布节奏，Nvidia转向新款Vera CPU，AMD在消费级Zen 6之前率先推出Venice[6] - 哈洛克指出英特尔在发烧级桌面市场的路线图保持稳定，他掌握了到2030年的最新CPU信息，并正加速为游戏玩家和桌面用户打造产品[6] Arrow Lake发布表现与团队重组 - Arrow Lake发布让发烧友群体失望，其游戏性能往往逊于老款Raptor Lake[7] - 英特尔通过Arrow Lake Refresh系列（Core Ultra 5 250K Plus和Core Ultra 7 270K Plus）努力挽回信任，该系列跻身游戏CPU最佳之列[7] - 哈洛克透露Arrow Lake Refresh的开发团队“几乎完全不同”，该团队目前正在负责Nova Lake的开发[7] - 该团队此前与其他业务部门共享时间，现在英特尔内部拥有完整组织架构，投入了真正人力和充足预算[8] - 团队包括不同的市场营销人员、产品经理、业务人员，对市场运作和定价有不同理念[8] 哈洛克个人背景与角色 - 哈洛克在AMD工作了12年，参与了Ryzen处理器、Zen架构推出及AMD首款3D V-Cache CPU发布[8] - 他于2023年加入英特尔，负责Arrow Lake和Arrow Lake Refresh的发布[8] - 作为技术营销负责人，哈洛克不参与处理器设计细节，但负责产品推广、命名和品牌塑造[8]

核心观点 - 摩根大通报告指出，2026年第二季度全球半导体行业盈利数据发出明确看涨信号，需求全面超预期，定价权从存储芯片向上游设备和材料扩散[2] 资本支出全面增加，先进产能扩张加速 - 台积电2026年资本支出计划上调约15%，从520亿至560亿美元增至600亿至640亿美元，中值较上年同期增长52%，其中70%至80%用于先进工艺技术[3] - 英特尔2026年全年资本支出从约180亿美元上调至200亿美元，同比增长11%，设备资本支出预计同比增长40%，2027年将进一步大幅增长[3] - SK海力士2026年资本支出总额达40万亿韩元（约合280亿美元），同比增长45%，提前启动M15X量产计划[3] - 三星晶圆代工厂Taylor Fab 1工厂将于2026年投产，逐步提升2纳米制程产能，Taylor Fab 2工厂计划今年破土动工，目标2030年量产[3] 设备市场预测大幅上调，价格上涨推高毛利率 - 东京电子预测2026年WFE市场不低于1500亿美元，2027年不低于1900亿美元[4] - Lam Research预测2026年WFE市场在1500亿美元低端，AI投资驱动的WFE需求从每1000亿美元80亿提升至90至100亿美元[4] - KLA预测2026年WFE市场在1500亿美元低端，计划通过新产品增值提价[4] - SCREEN Holdings预测2026年WFE市场至少1400亿美元，同比增长20%以上，主要针对存储芯片[4] - 东京电子预计2027财年初毛利率达50%，2026年4月至6月期间毛利率为47%[5] - Lam Research第二季度毛利率达52%，计划通过高附加值产品实现55%目标[5] - 应用材料公司过去三年毛利率增长约300个基点，半导体系统业务毛利率超过55%[5] - 摩根大通认为WFE市场规模预测持续上调及设备制造商毛利率改善，意味着半导体设备行业盈利弹性被系统性低估[5] 磷化铟衬底极度短缺，产能数倍扩张 - Lumentum和Coherent均表示市场需求强劲，Lumentum指出供需缺口超过30%[6] - JX Advanced Metals计划到2030年将InP衬底产能扩大7至10倍[6] - AXT目标到2026年底年产能同比增长3倍，季度销售额达6000万美元，2027年底前进一步扩大2倍以上，销售额超1.3亿美元[6] - Coherent向6英寸衬底过渡，与3英寸晶圆相比产量提高四倍，成本减半并保持高良率[6] 存储长期协议披露，预付款建立利润底价 - 三星电子已与五家数据中心客户最终签署五年滚动长期协议，另有五份协议在最终谈判阶段，预计收到大笔预付款[7] - SK海力士已签署十份五年期合同，附带预付款[7] - 闪迪已签署八份合同，其中三份与美国超大规模云服务商签订，平均期限四年，最长五年，可满足2027财年50%比特需求和2028财年约三分之二需求[7] - SanDisk管理透露，即使在浮动定价结构最低价格下，毛利率仍能达到约80%[7] 英特尔重返内存的轻资产路径 - 英特尔首席执行官陈立步聘请前SK海力士首席执行官李锡熙担任晶圆代工业务执行副总裁，负责先进封装、系统集成和后端制造[8] - 英特尔利用EMIB和Foveros封装技术与SK海力士进行HBM合作，提供集成逻辑芯片加内存芯片加先进封装成品[8] - 英特尔与软银子公司SAIMEMORY合作开发ZAM对角堆叠内存技术，目标2030年量产，生产成本仅为HBM的60%，单芯片容量高达512GB[8] - 英特尔申请基于UCIe链路的后端集成内存解决方案的XBM专利[8] - 英特尔缺乏DRAM芯片制造能力，核心内存介质依赖外部采购，供应紧张时期比三星等IDM厂商议价能力更弱[9] - ZAM架构要到2030年才能全面量产，三星zHBM预计2028至2029年间上市，英特尔存在1至2年市场劣势[9] - 人工智能时代内存竞争从“谁能生产更多芯片”转变为“谁能在系统架构层面优化计算和内存集成”[9] - 三星走重资产定制路线，自主研发IDM芯片并采用zHBM垂直堆叠技术，英特尔走轻资产定制路线，架构定义加封装代工[9]

核心观点 - 索尼半导体解决方案公司（SSS）与台积电（TSMC）成立合资企业，旨在抵御三星电子等竞争对手，并布局物理人工智能等新兴市场 [2][4] 合资企业详情 - SSS与台积电于2026年8月11日宣布成立价值7470亿日元的合资企业，SSS投资约4650亿日元获得管理控制权，台积电提供剩余约2820亿日元 [2] - 新合资企业名为先进视觉半导体制造公司，预计2029年开始生产，基地位于日本熊本县 [2] - SSS主导合资企业，负责核心图像传感器技术开发及产品规划与设计，台积电提供先进工艺技术和制造专长 [2] 竞争格局 - SSS在图像传感器市场与三星电子展开角逐，三星已获得苹果公司订单并扩大市场份额 [2] - 三星拥有强大图像传感器晶圆产能，但28纳米节点图像传感器加工需从外部供应商采购晶圆 [3] - OmniVision也在扩大成像领域市场份额，其晶圆主要来自中国晶圆代工厂中芯国际 [3] - SSS面临从成像应用中获得合理收入的关键挑战，需与三星和OmniVision竞争 [3] - SSS和三星位列图像传感器制造商榜首，其次是OmniVision、安森美半导体、佳能和意法半导体 [3] 市场需求与产能 - 2025年图像传感器出货量为80亿颗，预计到2035年将增长一倍以上，达到200亿颗 [3] - 分析师预测全球将出现图像传感器产能短缺 [3] - 智能手机是图像传感器最大市场，但机器人、数字医疗、安全和监控等市场处于增长轨道 [4] - 物理人工智能有望成为图像传感器的主要市场，获得晶圆生产能力和混合键合技术至关重要 [4] - 图像传感器制造工艺正从目前占主导地位的65nm和45nm节点转向28nm节点 [6] 战略意义 - 合资企业可被视为进军物理AI基础设施市场，以满足快速增长的机器人需求 [4] - 对SSS、台积电和日本而言是一项长期战略举措 [4] - 台积电需要将生产能力分散到台湾以外，台湾面临半导体工程师短缺，而日本拥有大量技术熟练工程师 [6] - SSS需要在确保供应链安全的同时充分利用台积电生产能力 [6] - 日本政府认为保障国内制造业能力对国家安全至关重要 [6] - 台积电已成为美国、日本和欧洲的国家安全问题，这些国家/地区试图吸引台积电振兴半导体产业 [6] 台积电业务调整 - 2026年第二季度（4月至6月），台积电智能手机芯片销售额同比下降4%，占公司总销售额的22% [4] - 智能手机曾是台积电最大应用领域，为满足人工智能客户需求，台积电已调整应用重心 [4] - 台积电将2026年资本支出预算增加至高达640亿美元 [4]

行业趋势与市场前景 - 2026年全球半导体整体营收将突破1.3万亿美元，AI相关芯片贡献三成市场增量 [3] - 2026年全球数据中心芯片市场规模可达2831.6亿美元，算力硬件扩容成为产业上行核心驱动力 [3] - 预计到2030年，无晶圆设计企业产值将占据行业七成，HPC与专用算力芯片占比将达到55% [3] - 算力需求每年保持五倍增速，但摩尔定律仅能实现两年一倍的性能提升 [3] - 半导体产业规模预计2030年增至1.5万亿美元 [13] - 2030年全球芯片工程师需求将达到百万人，EDA细分赛道人才缺口6000至7000人 [13] 技术挑战与行业瓶颈 - 2.5D、3D异构封装成为可行破局路径，EDA厂商、芯片设计公司、晶圆厂三方协同的“产业铁三角”成为共识 [3] - 到2028年，专用计算加速器将成为绝大多数芯片标配 [3] - 软件定义硬件产品全面普及，软硬件同步开发、前置验证需求激增 [3] - 2030年单颗先进封装内部晶体管规模有望达到万亿 [3] - 3nm晶圆单次流片成本高达5亿美元，设计容错空间极小 [3] - 全域数据壁垒：各晶圆厂、设计企业的工艺、版图资料属于核心商业资产，厂商之间不会互通内部数据集 [12] - 市场预期偏差：大量企业直接对标消费端通用智能应用看待专业设计软件，忽略先进流片高昂容错成本 [13] - 异构集成标准不完善：当前商用芯粒供应商大多不会对外提供完整版图GDS文件，IP与芯粒交付模式存在明显区别 [13] 西门子EDA战略与产品 - 西门子EDA发布具备自主校验能力的一体化设计工作流，竞争核心将落在全链路AI智能体生态与开放工具兼容能力 [4] - 自2017年完成Mentor Graphics收购以来，西门子在软件板块累计投入超250亿欧元 [4] - 2026年7月完成两笔关键收购：法国Defacto聚焦早期SoC架构搭建，美国Precision主攻功耗、性能、面积快速评估工具 [4] - 最新财季数据显示西门子集团净利润上涨15%，EDA业务增速达到30% [4] - 完整落地五层闭环一体化工具架构，依托2025年7月发布的Fuse底层数据框架搭建 [6] - 架构底层依托Arm、英伟达硬件搭建高速计算基座，向上依次排布推理模块、任务处理单元、流程编排模块，顶层搭载西门子EDA自研物理EDA引擎 [9] - 英伟达提供完整算力支撑，OpenShell框架打通不同设计任务交互通道，NeMo Gym用于流程调优训练，CUDA-X软件栈实现全域硬件加速 [9] - 硬件仿真产品Veloce Strato CS搭配低成本Pro FPGA，仿真速度提升一万倍 [9] - Solido工具支持自然语言下发批量处理需求，单元特征化速度提升十倍，算力使用成本同步下降十倍 [10] - Questa One套件聚焦数字验证环节，一组包含八个变量的PCB仿真，传统人工需要两千四百万分钟，借助自动化流程仅十六小时即可完成全部场景遍历 [10] - Fuse框架采用开放式设计，覆盖IC、封装、PCB全产品线，兼容第三方工具、自定义脚本与VS Code、Cursor主流开发软件 [11] - 西门子EDA作为Chiplet联盟、OCP开放计算项目核心成员全程参与标准制定 [13] 人才与工作模式变革 - 自动化工具的普及不会带来大规模裁员潮 [13] - 工程师核心工作转向顶层架构定义、仿真结果复核、差异化产品创新 [14] - 工具降低基础芯片设计门槛，市场同质化产品将难以形成市场竞争力 [14] - 真正困难的工作，比如专业判断、建模以及Physics层面的理解，依然离不开人的深度参与 [14]

从相关报道看到报道，截至上个星期四（8月13日）收盘，长鑫科技A股市值约3万5400亿元人民币（6722亿新元）。港股方面，由于市场对腾讯不断增加 投资人工智能（AI）的担忧加剧，腾讯控股星期四收跌4.46%，市值约4万100亿港元（6543亿新元）。 8月17日下午，长鑫科技大幅拉升涨超10%，股价创新高，总市值达4.1万亿元。 13:16 ▲ | 长鑫科技 | | | | | | | | --- | --- | --- | --- | --- | --- | --- | | [기 | 688825 科创板 副 次新 L1 ▼ | | | | | | | 61.24 | 今开 | | | | | | | 最低 | 55.60 最高 | 55.50 | | | | | | 425.8万 金额 | 9.45% 总手 | 250.0亿 | 10.98% ６０６ 狭手 ツ | | | | | 2758亿 市盈动贸 41.35 | 总值 2 4.10 万亿 流值 | 重零 | | | | | | 园 AI异动解读：存储供需缺口+苹果供应链+DRAM龙头+业 ... - | ● (4) > | | | | | | | ...