Workflow
半导体芯闻
icon
搜索文档
ASML三季报超预期,订单谈到2030年
半导体芯闻· 2026-10-14 18:20
文章核心观点 - ASML 2026年第三季度多项经营数据超市场预期,净销售额创单季新高,同时释放出至少到2028年行业供不应求的长期需求信号 [2][7][8] - 公司未来两条主线并行推进:持续扩大整体产能以匹配被AI拉长的长期行业需求,同时坚持技术创新,推进High-NA落地并迭代现有设备与量测设备效率 [13] 第三季度财务表现 - 净销售额达117亿欧元(11,662百万欧元),创单季新高,高于第二季度的9,326百万欧元 [2][3] - 毛利率57.5%,高于第二季度的54.0%,也高于此前预期 [2][3] - 毛利润6,700百万欧元,高于第二季度的5,035百万欧元 [3] - 净利润50亿欧元(4,960百万欧元),高于第二季度的2,918百万欧元 [2][3] - 基本每股收益12.95欧元,高于第二季度的7.59欧元 [3] - 季末现金及现金等价物和短期投资达127.35亿欧元(12,735百万欧元),高于第二季度的7,582百万欧元,资金储备充足 [3][5] - 设备交付方面,本季售出全新光刻系统113台、二手光刻系统8台,均高于上一季度的86台和5台 [2] 财务收入结构变化 - 本季装机售后服务收入达33亿欧元(3,289百万欧元),比此前预期高出4亿欧元,主要来自客户对现有装机系统进行升级的需求,是本季首要增长驱动因素,也直接带动毛利率超出预期 [3][5] - 净利润中包含一笔特殊收益,公司从Mistral AI购入的第一批股份重新估值,产生5亿欧元收益 [5] 下一季度及全年指引 - 第四季度净销售额预计在142亿至152亿欧元之间,毛利率约为57% [5] - 2026年全年净销售额预计440亿至450亿欧元,毛利率约56% [5] - 与2025年相比,全年净销售额预计增长约36%,其中EUV增长超过45%、非EUV增长约20%、装机售后服务增长约50% [5] - 2026年中国市场业务全年业务占比预计维持在20%左右 [5] 行业需求前景 - 客户普遍认为短期市场需求将继续增长,且需求周期正在进一步延长,客户预计至少到2028年行业仍将处于供不应求的状态 [8] - 下游晶圆厂正加速新建产线,公司与客户的业务规划已经谈到2027年以后,2028年新增订单大幅增长,部分客户已开启2029年甚至2030年的订单接洽 [8] - 按照目前规划的2027年和2028年供应能力,仍将难以完全满足客户需求,公司正在研究进一步提升2028年产能的方案,目标是实现超过此前公布的30%产能增幅 [8] - 公司预计2026年将交付约65台EUV系统,较去年增加超过50% [8] - 装机售后服务可以通过对现有设备升级,让客户在现有产线上较快获得增量产能 [8] High-NA技术进展 - 台积电已基本确认将在2030年左右把High-NA引入大规模芯片生产,并提出与ASML共同牵头组建联盟,旨在业内推出12英寸掩膜版,预计将在下一个10年的上半期内发生 [10] - 三星宣布将从2028年起在芯片量产中采用High-NA系统 [10] - 英特尔正在用High-NA系统进行芯片量产,并不断增加使用High-NA的层数 [10] - 其他主要客户都已加入台积电牵头组建的联盟 [10] 产品路线图与产能提升 - 公司计划于2027年推出NXE:3800F,可将生产效率从目前的每小时230片晶圆提升至每小时260片晶圆,初期出货量有限,预计2028年起将显著帮助客户提升产能 [10] - 在浸润式DUV方面,公司计划进一步提升关键设备性能,使2027年交付的浸润式设备生产效率达到每小时330片晶圆 [10] - 量测方面,公司推出新一代套刻精度量测系统YieldStar 550B,测量精度进一步提升,生产效率可提升60% [11] - 随着客户为实现更高芯片性能而进行更频繁、更密集的量测,若量测效率无法像光刻机一样提升,将造成产能受限,因此效率的跃升同样关系未来芯片产能 [11]
台积电资本支出,逼近900亿美元
半导体芯闻· 2026-10-14 18:20
文章核心观点 - 台积电加快扩产可望带动营运成长并推动股价上涨 高盛与瑞银分别将台积电明年资本支出预估上调至850亿和900亿美元 均高于市场共识的约750亿美元 [1] - 两家外资上修预估反映设备成本上扬以及对台积电成长前景更趋乐观 [1] - 台积电成长步调取决于产能扩充速度 3纳米制程产能利用率预计将大幅提升 [1] - 代理式AI正带动CPU在AI数据中心的角色重新受到重视 供需缺口仍很大 台积电2027年资本支出预估仍有上修空间 [1] 资本支出预估 - 高盛预估台积电今年资本支出640亿美元 明年增至850亿美元 [1] - 瑞银预估台积电今年资本支出630亿美元 明年增至900亿美元 [1] - 台积电今年资本支出规划为600亿至640亿美元 市场平均预估613亿美元 [1] - 台积电明年资本支出市场平均预估达753亿美元 [1] 估值与评价 - 瑞银认为台积电预估本益比有望升至21倍 [1] - 高盛对台积电的评价为本益比22倍 [1] - 两者均高于彭博汇整数据显示的目前17.4倍 [1] 产能利用率 - 凯基证券预估台积电明年3纳米制程产能利用率将超过120% [1] - 半导体研究机构SemiAnalysis预期随着AI需求吸收近60%产出 3纳米产能利用率将于下半年突破100% [1] 行业动态 - 台积电董事长暨总裁魏哲家7月曾表示代理式AI正带动CPU在AI数据中心的角色重新受到重视 供需缺口仍很大 [1]
覆铜板再涨价15%!建滔年内第八次发函
半导体芯闻· 2026-10-14 18:20
文章核心观点 - PCB上游材料涨价潮仍在持续 覆铜板巨头建滔集团旗下公司发布最新一轮涨价通知 [1] - 此次已是该公司年内下发的第八次涨价通知 反映PCB上游材料市场成本压力仍在持续传导 [1] - 上游玻璃布 玻璃纱供应紧张及价格上涨 正在进一步推高相关材料生产成本 [1] - 仅凭此次涨价通知 尚不能判断相关需求增长对薄布市场的具体影响程度 [2] - 后续玻璃布 玻璃纱供应与价格走势 以及覆铜板企业能否将成本压力进一步向下游传导 将成为观察PCB产业链价格变化的重要因素 [2] 涨价通知具体内容 - 建滔集团旗下公司宣布自即日起接单起 对使用2116(含)以下薄布作为生产原材料的板料及PP(半固化片)销售价格上调15% [1] - 调价主要原因在于薄布市场需求旺盛 上游玻璃布 玻璃纱供应紧张 相关原材料价格大幅上涨 [1] - 公司为应对成本压力 决定对相关产品进行价格调整 [1] - 调价重点集中在使用2116(含)以下薄布的板料和半固化片产品 [1] 覆铜板与PCB产业链背景 - 覆铜板是印制电路板(PCB)的核心基础材料 主要由铜箔 树脂和玻璃布等材料构成 [1] - 玻璃布为覆铜板提供机械支撑和绝缘性能 其供应情况及价格变化会直接影响覆铜板的生产成本 [1] - PP是覆铜板生产过程中的重要材料 经过压合后参与形成覆铜板结构 [1] - 随着PCB在AI服务器 高速网络设备等领域的应用受到关注 产业链对高性能电子材料的需求也备受市场关注 [2]
思尔芯与亚科鸿禹,签署合并重组协议
半导体芯闻· 2026-10-14 18:20
交易概述 - 上海思尔芯技术股份有限公司与无锡亚科鸿禹电子有限公司签署合并重组协议 [1] - 交易完成后两家公司将合并为一家EDA平台公司 [1] - 合并同时引入新增资金数亿元 [1] - 新增资金将为合并后公司提供长周期资金保障 [1] - 资金重点投向高端验证与仿真方向的研发攻坚、工程团队扩充与客户支持体系建设 [1] - 资金支持公司在产品迭代与商业化推广上加速推进 [1] - 华大九天、大湾区基金、央企战略性新兴产业发展基金等投资方将大力赋能公司不断做大做强 [1] 行业背景与交易逻辑 - 随着芯片设计规模与复杂度持续提升,验证已成为决定芯片研发周期与成本的关键环节 [2] - 硬件仿真与原型验证同属硬件辅助验证工具 [2] - 硬件仿真面向超大规模设计的全芯片深度调试 [2] - 原型验证以接近芯片真实运行的速度支撑系统软件与固件开发 [2] - 两者共同支撑左移验证 [2] - 硬件仿真是国产数字EDA前端最需要攻坚的环节 [2] - 思尔芯与亚科鸿禹各具技术和产品优势 [2] - 本次交易将整合双方的研发项目,重点投向高端验证与仿真方向,避免重复投入与资源分散 [2] - 合并后公司可依托800余家客户的真实应用场景,让关键产品更快完成打磨与商业化推广 [2] - 合并后公司可缩短硬件仿真产品的开发周期 [2] - 新增资金与随之进入的外部资源,将为持续研发与商业化提供强有力支撑 [2] 新平台战略方向 - 新平台将持续投入,不断迭代优化架构设计、软件仿真、硬件仿真、原型验证与数字调试等EDA工具 [2] - 新平台致力成为领先的数字前端EDA平台 [2] - 未来将在流程、接口与使用体验上打通各环节,形成统一的工作流 [2] - 使客户能够在同一平台内完成从架构设计到系统级验证的全过程 [2] - 新平台将为思尔芯客户提供更好的产品和技术支持 [2]
英特尔也要推3D V-Cache了?
半导体芯闻· 2026-10-14 18:20
文章核心观点 - 英特尔下一代桌面处理器Nova Lake-S传出新命名标识BFC,指向大缓存处理器产品线 [1] - 该技术路线被视为英特尔应对AMD Ryzen X3D系列的重要布局 [1] - BFC具体含义、缓存结构及性能提升幅度尚待确认 [1] - 大缓存版本可能集中于部分型号,提供差异化性能选择 [2] - 英特尔能否通过新设计缩小与AMD在游戏性能方面的差距值得关注 [3] - 若BFC成为正式产品标识,意味着英特尔正尝试通过大缓存产品完善高性能桌面CPU竞争策略 [5] 产品型号与命名 - 网络流传的Nova Lake-S型号清单中出现多款带BFC后缀的产品 [1] - 具体型号包括Core Ultra 9 4970K BFC、Core Ultra 9 4900 BFC以及Core Ultra 7 4870K BFC [1] - 清单将这些型号与bLLC(Big Last-Level Cache,大容量末级缓存)标识联系起来 [1] - 此前相关技术更多以bLLC名称出现在爆料信息中 [1] - 目前流传的型号、命名及配置均未得到英特尔官方确认 [2] - 最终产品是否沿用BFC后缀仍存在不确定性 [2] 技术背景与原理 - 缓存容量是影响CPU性能的重要因素,尤其在对数据访问延迟敏感的游戏应用中 [2] - 处理器需从不同层级缓存获取数据,数据无法在缓存中找到时需访问速度较慢的系统内存 [2] - 增加末级缓存容量有助于提高数据命中率,减少部分内存访问,改善特定工作负载下的性能表现 [2] - AMD的3D V-Cache通过增加堆叠缓存显著扩大可用缓存容量,应用于Ryzen X3D系列产品 [2] - 对于能从大缓存中受益的游戏,这种设计有机会带来明显性能优势 [2] 竞争格局分析 - 英特尔此前桌面处理器产品布局未形成与AMD X3D系列完全对应的大缓存产品线 [3] - BFC经常被外界与AMD 3D V-Cache相提并论,但目标相似不意味着实现方式相同 [3] - 英特尔尚未公开BFC完整含义,也未确认缓存物理结构、与计算核心的连接方式及是否采用垂直堆叠方案 [3] - 扩大缓存容量可通过不同芯片设计和封装方式实现 [3] - 即使两款处理器都具备大容量末级缓存,缓存延迟、带宽、访问效率及功耗表现也可能存在差异 [3] - 在英特尔公布更多信息之前,不能仅凭BFC名称判断其与AMD 3D V-Cache在技术实现上是否相同 [3] - 缓存容量并非决定游戏表现的唯一因素,处理器架构、频率、内存子系统、缓存延迟及游戏负载特征都会影响最终结果 [3] 潜在挑战 - 大容量缓存可能带来芯片面积、封装复杂度、散热和成本方面的挑战 [4] - 如何在性能提升与制造成本之间取得平衡,将影响这类产品的市场定位 [4] 后续关注方向 - 英特尔是否会正式采用BFC命名 [5] - 大缓存版本将覆盖哪些产品 [5] - 相关设计能够带来多大幅度的游戏性能提升 [5]
村田MLCC,紧急扩产
半导体芯闻· 2026-10-14 18:20
点这里加关注,锁定更多原创内容 *免责声明:文章内容系作者个人观点,半导体芯闻转载仅为了传达一种不同的观点,不代表半导体芯闻对该观点赞同或支 持,如果有任何异议,欢迎联系我们。 推荐阅读 10万亿,投向半导体 芯片巨头,市值大跌 黄仁勋:HBM是个技术奇迹 Jim Keller:RISC-V一定会胜出 全球市值最高的10家芯片公司 据报导,每台AI伺服器需搭载1.5万颗~2.5万颗MLCC,而随着全球掀起数据中心兴建潮,也带 动MLCC订单激增。中岛规巨表示,「原先预估位于岛根县出云市的工厂产能要到2030年才会满 载,如今却可能提前至今年就达到满载」。 针对部分媒体报导称「村田将停产车用及通用型产品,转而专注生产AI伺服器用MLCC」,村田否 认上述消息。中岛规巨强调,「公司每隔3个月或半年就会检讨一次MLCC产品组合,也将持续生 产包括低价位产品在内的主流市场产品,不让以中国厂商为首的竞争对手坐大的方针并未改变」。 村田制作所7月31日公布财报数据指出,因AI伺服器用电容(MLCC)需求强劲,2026年Q2(4-6 月)整体接获的订单额为6,739亿日圆,较去年同期暴增56.3%,季度别订单额创下历史新高 ...
SK海力士总裁:内存层次必须优化
半导体芯闻· 2026-10-14 18:20
文章核心观点 - 人工智能推理市场快速扩张正在造成新的内存瓶颈,仅提升单个产品性能不够,必须优化整个内存层次结构 [1] - 随着工作负载复杂性、上下文长度和推理请求量成倍增长,AI推理市场正经历爆炸式增长 [1] - 过去内存瓶颈主要存在于处理器和内存之间,如今不同内存层级之间的性能差距以及数据迁移本身已成为新瓶颈 [1] - SK海力士计划通过细分和多样化内存架构来解决瓶颈问题 [1] 内存瓶颈与KV缓存需求 - 随着对键值缓存容量的需求不断增长,从HBM到SSD的多层数据迁移变得越来越频繁 [1] - AI通过KV缓存重用历史数据,KV缓存容量需求持续增长 [1] 3D堆叠式DRAM技术 - 为缩小现有SRAM和HBM之间的性能差距,公司正在研发3D堆叠式DRAM技术 [1] - 该技术将DRAM直接堆叠在GPU和NPU等逻辑半导体之上 [1] - 这种结构旨在大幅缩短处理器与数据之间的物理距离,从而在提高性能的同时降低能耗 [1] 高带宽闪存方案 - 公司提出高带宽闪存方案以解决容量短缺问题 [2] - HBF是一种新一代存储技术,将HBM堆叠技术应用于NAND闪存,定位介于HBM和DRAM之间 [2] - 其目标是在实现约10倍容量的同时,提供约一半的同代HBM带宽 [2] - 鉴于AI推理的读取密集型特性,基于NAND的HBF是提高系统效率的最佳选择 [2] 定制化HBM与内存生态系统 - HBM是SK海力士的旗舰产品,未来将发展成为针对每位客户AI系统进行优化的定制化HBM [2] - 该计划旨在将内存控制器和客户定制的逻辑芯片直接集成到基础芯片上,从而提供超越简单存储的优化架构 [2] - 基于HBM1至HBM4E的技术实力,公司计划将CXL与下一代存储技术相结合,进一步拓展其内存生态系统 [2] 展会展示与战略布局 - SK海力士在本次展会上搭建了迄今为止最大的展位,并发布了一系列最新的AI内存解决方案 [2] - 展示内容包括印有NVIDIA首席执行官黄仁勋签名的HBM晶圆、第六代10纳米级DRAM以及支持液冷的企业级固态硬盘 [2] - 公司已制定战略,通过推进HBF的先发制人式标准化并与全球合作伙伴开展合作,推动AI时代的持续增长 [2]
三星强调,正在研发4F² DRAM
半导体芯闻· 2026-10-14 18:20
文章核心观点 - 三星电子CTO兼总裁宋载赫在SEDEX 2026上确认公司正在开发4F²技术,但拒绝透露具体研发进展,仅表示正在努力,并决心不失去在该领域的领先地位 [1] - CXMT出人意料地宣布计划推出采用4F²技术的服务器DRAM,引发业内对中国在存储技术领域迎头赶上的担忧,并导致三星电子和SK海力士股价在前一日暴跌 [1] - 三星电子计划将4F²技术应用于下一代3D DRAM和垂直结构工艺节点D0a,项目内部代号为D0a-V,业界预计将更加关注三星向下一代工艺过渡的举措 [2] 4F²技术概况 - 4F²是一种新一代单元结构技术,大幅缩小了单元面积,从而在相同芯片面积内容纳更多数据 [1] - 三星电子已对4F²技术进行了大约五年的研究,内部正在将其推进为垂直通道晶体管DRAM形式,这种形式将单元结构垂直排列 [1] 三星电子动态 - 三星电子在SEDEX 2026上以人工智能系统设计为主题,搭建了包括云端人工智能、边缘人工智能、物理人工智能和半导体集群在内的六大展区,展示前沿解决方案 [2] - 新改革党代表李俊锡参观了展会,并与三星社长宋永昌和SK海力士开发社长安铉一同参观了各大公司的展位 [2] 行业竞争格局 - 4F²技术已成为全球存储器市场的热点话题,CXMT宣布计划推出采用该技术的服务器DRAM,加剧了行业竞争态势 [1] - 随着CXMT公司宣布这一意向,业界预计将更加关注三星向下一代工艺过渡的举措 [2]
氮气,严重短缺
半导体芯闻· 2026-10-14 18:14
如果您希望可以时常见面,欢迎标星收藏哦~ 韩国媒体报道,受半导体产业繁荣引发的工业氮气供应短缺问题持续存在,韩国政府正着手与气体 生产商和大型半导体公司协调供需。在中小企业监察专员的斡旋下,产业通商资源部已与中小气体 灌装企业展开磋商。本月,磋商范围将扩大至四家大型气体生产商和大型企业客户。产业通商资源 部也在积极考虑成立公私合作的应急供需协商机构,并有望在年内启动。据中小企业 监察专员和韩国高压气体产业协同组合联合会12日透露,产业通商资源部近期已与中小气体灌装 企业举行会议,并计划本月与四家大型气体生产商——林德韩国公司、Air First公司、液化空气 韩国公司和空气产品韩国公司——以及大型半导体公司探讨调整供应量、稳定供需的措施。 贸易、工业和能源部也积极考虑业界提出的成立"公私联合应急供需协商机构"的提议。该机构由 政府、气体生产商、大型企业客户以及中小灌装企业组成,将负责监测供需状况并调整供应短缺。 值得注意的是,此前由各企业单独提出的增加供应请求,现在可能会促使政府主导供应调整。 政府介入调解是因为自去年8月开始的氮气供应短缺已持续三个月。根据该协会向中小企业申诉专 员提交的数据,9月初中小灌装 ...
AMD展示下一代 Verano处理器
半导体芯闻· 2026-10-14 18:14
文章核心观点 - AMD在AI基础设施扩张背景下推出第六代EPYC Verano数据中心处理器,面向智能体AI工作负载优化,首次支持LPDDR5X内存和SOCAMM2内存模块,预计2027年推出 [1][2][3] - CPU在数据中心中的角色正发生变化,除传统通用计算外,还需承担AI任务调度、智能体运行环境管理及GPU集群协同等工作 [1] - AMD通过不同CPU配置和内存方案,覆盖更细分的AI基础设施需求,完善面向AI时代的产品布局 [3] EPYC Verano产品规格 - EPYC Verano属于AMD EPYC 9006系列,基于Zen 6 CPU核心架构,定位于面向AI工作负载优化的数据中心处理器 [1] - 此前AMD曾公布Verano最高支持72个CPU核心,此次最新展示信息提到最高可支持192个核心,但现有资料尚未明确该配置对应单颗处理器还是双路系统采用两颗96核处理器的组合 [1] - Verano支持最高112Gbps的xGMI连接速率,可用于连接AMD Instinct MI500系列GPU,为下一代AI机架中的智能体AI工作负载提供支持 [2] - Verano将采用SP8平台,但现有资料尚未披露完整内存配置、具体带宽及各版本详细规格 [3] - Verano预计于2027年推出,完整产品规格和具体上市时间尚未公布 [1][4] 内存技术创新 - Verano首次在AMD EPYC处理器中支持SOCAMM2内存,该内存模块形态目前采用LPDDR5X DRAM [2] - 与传统服务器内存方案相比,SOCAMM2能够在紧凑空间内提供较高内存带宽和容量,同时改善功耗表现 [2] - 采用LPDDR5X与SOCAMM2意味着AMD正在为特定AI服务器场景探索不同于传统服务器内存的设计方案 [2] - 随着AI工作负载对数据处理和任务调度要求不断提高,CPU不仅需要足够计算能力,还需高效访问内存 [2] AI工作负载与行业趋势 - 随着AI应用从模型训练和推理进一步延伸至智能体执行,CPU需要处理的任务发生变化,除运行常规操作系统和应用程序外,还需为智能体提供执行环境并协调不同计算资源之间的任务 [2] - 随着AI系统规模不断扩大,CPU、GPU和内存之间的协同变得更加重要 [3] - 苏姿丰在OCP峰会上将第六代EPYC Verano称为AMD面向AI时代CPU路线图的下一步 [3] AMD数据中心CPU产品组合 - AMD此前已推出基于Zen 6架构的EPYC Venice系列,并计划在2026年至2027年间进一步扩展相关产品,包括Venice-X、Venice-HF和Verano等不同配置 [3] - Verano针对智能体AI工作负载进行优化,并通过LPDDR5X内存支持和面向Instinct GPU的高速互连,进一步完善AMD面向AI基础设施的产品布局 [3]