联电跨足先进封装 - 公司成功夺下高通大单，自行开发的高阶中介层（Interposer）已通过高通验证，进入量产出货倒数阶段 [1] - 第一批中介层1500电容通过高通电性测试，预计2026年首季量产出货，高通购置炉管机台放入公司厂房显示合作紧密 [1] - 中介层采用1500nF/mm²电容，匹配高通IC和记忆体需求 [1] 先进封装技术布局 - 公司从RFSOI制程的中介层供应扩展到高速运算芯片封装，降低成熟制程低价竞争压力 [2] - 2.5D/3D封装依赖中介层电容和矽穿孔技术，公司十年前已应用TSV制程于超微GPU订单，具备量产条件 [2] - 高通下单并深度合作，公司整合智原、矽统、华邦等伙伴构建完整生态系 [2] 晶圆代工本业进展 - 14纳米FinFET嵌入式高压制程（14eHV）有新突破，与英特尔合作从12纳米延伸至6纳米 [3] - 2023年研发投入156亿元，聚焦5G、AI、物联网及车用电子，12/14纳米特殊制程和3D IC封装同步推进 [3] 制程技术优化与国际合作 - 12纳米FinFET（12FFC）较14纳米性能提升10%，功耗降20%，面积缩减超10%，节省三层光罩 [4] - 正探索与英特尔扩大制程合作的可能性 [4] 行业竞争与差异化战略 - 通过先进封装与国际大厂合作（如高通）切入AI PC、车用、AI伺服器市场，避开红色供应链价格战 [1][2] - 特殊制程研发和生态系整合强化客户黏着度，形成技术壁垒 [2][3]