Workflow
铜互连,挺进1nm

半导体技术发展 - 应用材料公司开发了一种用于2纳米及以上工艺节点的铜互连工艺流程,采用新型Low k电介质线和钌钴(RuCo)衬里技术,通过AI加速器测试芯片验证可行性 [1][2] - 铜互连技术面临电阻和电容挑战,尤其在2纳米节点,新工艺可降低电阻25%,提升性能2.5% [2][24] - 铜互连在芯片中负责连接数十亿晶体管,多层结构长度可达60英里,最小线宽约13纳米 [23] 晶体管与互连技术演进 - 早期晶体管使用铝互连,IBM在1998年推出首款铜互连处理器PowerPC 740/750,导电效率提升40% [7][11][12] - 平面晶体管在20纳米节点达到极限,FinFET在22纳米节点引入,3D结构提升性能并降低功耗 [15][16] - 全栅环栅(GAA)晶体管将取代FinFET,三星已量产3纳米GAA芯片,英特尔和台积电计划2025年推出2纳米GAA [20][21] 制造工艺创新 - 双大马士革工艺是铜互连标准方法,涉及介电材料沉积、蚀刻、阻挡层/衬里材料(TaN/Co/RuCo)及铜填充 [12][17][23] - 应用材料公司铜互连流程包括介电沉积、RuCo衬垫形成、退火、CMP平坦化等6步,IMS系统整合多项技术 [25][26][29] - 背面供电网络(BSPDN)在2纳米节点分离电源与信号线,背面处理电源以降低功耗,正面保留传统互连 [32] 行业背景与市场影响 - 半导体驱动汽车(含1000-3000芯片)、电子设备等,类型包括处理器、GPU、内存芯片等 [3] - 摩尔定律推动晶体管微缩竞赛,每节点特征尺寸缩小0.7倍,但成本和技术难度递增 [10][11][18] - 3纳米芯片如苹果iPhone处理器集成200亿晶体管,接触栅极间距48纳米,性价比优势逐渐减弱 [18][21]