PCIe 8.0规范技术规格与目标 - PCI-SIG联盟正式宣布开发PCI Express 8.0规范，旨在将每通道数据传输速率翻倍至256 GT/s [2] - 在x16配置下，PCIe 8.0将实现高达1 TB/s的双向带宽 [2] - 新规范将继续采用PAM4信令和前向纠错及Flit Mode编码，这些技术已在PCIe 6.0和7.0中使用 [2] - 达到每通道256 GT/s的速度是一项艰巨挑战，目前尚无铜互连标准能在几十厘米距离上实现如此高的数据传输速率 [2] 技术挑战与解决方案 - 为确保可靠性、信噪比、性能、信号完整性和功率效率，PCI-SIG正在审查一种新的互连技术，同时保持向后兼容性 [3] - 规范将引入协议增强功能以优化带宽使用，并提高功率效率 [3] - 在256 GT/s速率下使用铜线互连面临极大的信号完整性挑战、长度限制，并对材料、均衡器、重定时器等有严重依赖 [4] - 行业正推动向光互连和先进封装（如共封装光学器件）迈进，以应对未来高速系统需求 [6] - PCI-SIG已发布针对PCIe 6.4和7.0的光学感知重定时器规范，这些规范很可能扩展到PCIe 8.0 [6] 发展路线与历史对比 - PCIe 8.0预计在2028年发布，采用1b/1b (Flit Mode)编码和PAM4信令 [5] - 对比前代，PCIe 7.0（2025年）数据速率为128.0 GT/s，PCIe 6.0（2022年）为64.0 GT/s [5] - PCIe 5.0（2019年）及更早版本使用NRZ信令和128b/130b或8b/10b编码 [5] - PCI-SIG延续每三年将带宽翻倍的传统，以支持下一代应用 [6] 目标应用市场 - PCIe 8.0主要定位于高端、高带宽应用，如AI服务器和数据中心、高性能计算工作负载、超大规模云服务提供商 [7] - 其他目标市场包括汽车、航空航天和军事解决方案 [7] - 客户端PC最终可能采用PCIe 8.0，但此类应用的时间表最早也要到2030年代才能实现 [7] 行业需求与展望 - 随着人工智能和其他应用对数据吞吐量的需求不断增长，对高性能互连的需求依然强劲 [6] - PCIe技术旨在继续提供经济高效、高带宽、低延迟的I/O互连以满足行业需求 [6]