文章核心观点 - JEDEC组织即将完成SPHBM4新内存标准的制定，该标准旨在通过采用512位窄接口提供与HBM4同等的带宽，并实现更高容量和更低集成成本，但不太可能取代GDDR内存[2] SPHBM4技术原理与目标 - SPHBM4将HBM4的内存接口宽度从2048位缩减至512位，并通过4:1串行化维持相同总带宽，目标是在窄接口下保留HBM4级别的聚合带宽[4] - 在封装内部，SPHBM4将采用行业标准的基底芯片，并继续使用标准的HBM4 DRAM芯片，这简化了控制器开发，并确保单堆栈容量最高可达64GB，与HBM4/HBM4E保持一致[4] - 从理论上看，在相同芯片条件下，SPHBM4可实现相较HBM4四倍的内存容量，但实际设计中需在内存容量、计算能力和芯片功能多样性之间权衡[5] SPHBM4的优势与潜在影响 - SPHBM4支持在传统有机基板上实现2.5D集成，无需昂贵的硅中介层，有望显著降低集成成本并拓展设计灵活性[8] - 凭借行业标准化的512位接口，SPHBM4相比依赖UCIe或专有接口的C-HBM4E方案，有望实现更低的成本[8] - 有机基板布线允许SoC与内存堆栈之间具有更长的电气通道长度，可能缓解超大封装中的布局限制，并在封装附近容纳更多内存容量[8] SPHBM4的成本与市场定位 - SPHBM4的设计优先考虑性能和容量，而非功耗和成本，其成本虽低于HBM4或HBM4E，但仍需堆叠式HBM DRAM芯片、接口基底芯片、TSV工艺、良率筛选及先进封装工艺，这些环节构成主要成本[6] - 在规模化方面，SPHBM4远不如GDDR7，后者受益于庞大的消费级和游戏市场规模、简单的封装形式以及成熟的PCB组装工艺[6] - 用一个先进的SPHBM4去替代多颗GDDR7芯片，并不一定能降低成本，反而可能会提高成本，因此不太可能成为GDDR内存的终结者[2][6] HBM技术的现有挑战 - 采用1024位或2048位宽接口的HBM会占用高端处理器内部大量宝贵的硅面积，这限制了单颗芯片上可集成的HBM堆栈数量，从而约束了AI加速器所支持的内存容量，进而影响单个加速器及大规模集群的性能[2]