三星发布10纳米以下DRAM制造技术 - 三星及其先进技术研究院发布了制造尺寸小于10纳米的DRAM技术，该技术名为“用于10nm以下CoP垂直通道DRAM晶体管的高耐热非晶氧化物半导体晶体管” [1] - 该技术采用单元-外围电路架构，将存储单元垂直堆叠在外围电路之上，这与当前将外围晶体管置于存储单元下方的传统方式不同 [1] 技术细节与创新 - 传统CoP架构在堆叠过程中温度可达约550摄氏度，容易损坏存储单元下方的外围晶体管，导致性能下降 [1] - 三星利用非晶铟镓氧化物解决了高温问题，其沟道长度为100纳米的垂直沟道晶体管可承受高温工艺 [1] - 经过550摄氏度的氮气热处理后，该晶体管的阈值电压变化小于0.1电子伏，在高温高压实验中阈值电压漂移仅为-8毫伏，表明其具有超过10年的稳定工作寿命 [1][2] - 晶体管的高热稳定性源于其抑制沟道与电极界面处正负离子迁移的能力，公司利用分子动力学和密度泛函理论模拟对材料进行了分析 [2] 技术现状与应用前景 - 该技术目前仍处于研发阶段，距离应用于商用DRAM产品还需要一段时间 [2] - 该技术有望应用于未来的10纳米以下DRAM工艺节点 [1] - 具体而言，该技术未来将应用于10纳米以下的0a和0b代DRAM工艺节点 [2]