文章核心观点 - 半导体行业正面临功耗和散热限制带来的根本性挑战，传统的工艺尺寸缩放优势减弱，微架构创新与工艺技术必须进行协同设计，以实现系统级效率并满足人工智能等爆炸式增长的计算需求 [1][3][34] 热密度挑战与架构应对 - 更高的集成度导致热密度急剧上升，单位面积功率增加，芯片从安全温度升至临界温度的速度极快，散热挑战已从高性能系统蔓延至主流和移动设备 [5][7][9] - 传统散热方案如散热片和风扇已不再适用，液冷等方案存在成本与尺寸局限，微架构和芯片布局成为散热管理的首要工具 [10] - 微架构师采用多种热管理策略：热感知布局规划以扩散热量、通过复制关键发热逻辑并轮换活动以实现局部冷却、嵌入温度传感器以动态调整工作负载和电压/频率设置、利用面积空间分散功率以降低峰值温度 [11] 高效节能性能 - 在CPU设计中，性能随电压增加而提高，但功耗呈指数级增长，凸显了降低漏电和减少电容的工艺技术的必要性 [13] - 工艺技术进步可在恒定功耗下实现更高性能，或在恒定性能下降低功耗，但激进的尺寸缩小可能加剧热密度，需要架构应对 [16] - 微架构特性如增大结构尺寸可提高性能但增加电容，而简化微架构可减小面积、降低目标频率，从而降低电容和漏电，结合高性能与低功耗内核是优化系统功耗的有效方法 [18][20] 系统级扩展限制 - 阿姆达尔定律限制了多处理器性能的可扩展性，并行程序的性能渐近地接近由程序串行部分决定的极限 [23] - 硬件和软件共享资源导致多处理器可扩展性受限，对于整数工作负载，可扩展性很少超过0.97，对于浮点工作负载很少超过0.90 [25][26] - 典型工作负载条件下，最常见的情况是只有一个核心处于活动状态，其次才是所有核心都活动，活动核心数动态变化影响功耗和带宽共享，进而影响核心数量、类型和微架构优化的设计 [27][28] 工艺与架构协同设计方向 - 关键工艺研究方向需与架构需求契合：低漏电、低电容材料以支持频率扩展、热感知3D集成以管理堆叠芯片中的垂直热流、精细化电源门控以实现每个模块的功耗控制 [31] - 工艺和架构团队需紧密协作，架构热图必须指导器件布局和封装，工艺限制必须指导架构布局规划和性能目标，通过协同优化实现更明智的权衡 [32] - 下一代计算需要更智能的系统，通过将能效和散热约束视为共同责任，以延伸摩尔定律至可持续的高性能未来 [34]