长江存储晶栈®Xtacking®架构的技术演进与成就 - 公司于2018年全球首创基于晶栈®Xtacking®的3D NAND闪存创新架构，通过将存储阵列晶圆与外围电路晶圆并行制备、独立优化，再利用混合键合技术实现电学互连，该架构实现了存储密度、工艺可扩展性及接口传输速度的突破[3] - 历经持续迭代，晶栈®Xtacking®架构已升级至4.0版本，在阵列堆叠、源极引出、字线引出及应力解决方案等关键技术上取得重大突破，有效缓解了3D NAND闪存微缩过程中的技术挑战[3][4] 晶栈®Xtacking®各代技术核心创新 - 晶栈®Xtacking®1.0：采用存储阵列与外围电路分离设计，通过晶圆到晶圆混合键合技术，首次将外围电路置于存储单元之上，提高了存储密度，缩短了产品开发与生产周期[6] - 晶栈®Xtacking®2.0：引入双堆栈架构，降低单次沟道孔刻蚀工艺难度，并采用NiSi替代WSi以降低接触电阻，从而提升外围电路信号传输性能与闪存接口速度[7] - 晶栈®Xtacking®3.0：引入存储单元晶圆的晶背信号与电源引出技术，将阵列底部复杂三维工艺简化为二维平面工艺，降低成本，同时采用2x3的6 Planes架构及中心X-DEC芯片设计，将字线电容减半，提升读写性能[7] - 晶栈®Xtacking®4.0：采用中心X-DEC芯片设计和背面源极连接技术，并减小垂直栅极间距，采用20个垂直通道孔设计，芯片尺寸为40.44平方毫米，512Gb芯片密度达到12.66 Gb/mm²，实现了更高存储密度与性能[8] 晶栈®Xtacking®架构获得的行业认可 - 2018年，该架构在闪存峰会荣获最高荣誉“最具创新初创闪存企业”奖项[9] - 2022年，晶栈®Xtacking® 3.0在闪存峰会荣获“异构存储集成”类别下的“最具创新存储技术奖”[9] - 2025年，晶栈®Xtacking® 4.0在内存与存储未来峰会中荣获3D NAND“最具创新存储技术奖”[9] 技术演进总结与未来展望 - 晶栈®Xtacking®架构从1.0到4.0的迭代，在存储密度、接口速度、工艺优化、可靠性、成本控制及系统级定制化等方面展现出显著优势[11] - 展望未来，3D NAND闪存技术将持续遵循微缩规则，并融合新架构、新工艺、新材料，向更高密度、更高性能和更高可靠性的方向演进[11]