AMD在CES 2026展示的新产品与技术 - 公司在CES 2026上首次公开展示了下一代Venice系列服务器CPU和MI400系列数据中心加速器[1] - 公司还宣布MI400系列将新增第三款产品MI440X，与MI430X和MI455X共同组成该系列，MI440X专为8路UBB机箱设计，可直接替代MI300/350系列[5] - 公司发布了Venice-X，这很可能是Venice的V-Cache版本，如果每个32核心CCD拥有高达384MB的L3缓存，整个芯片的L3缓存总量可达3GB[6] - Venice和MI400系列都将于2026年晚些时候发布[6] Venice服务器CPU的架构与规格 - Venice处理器采用了更先进的封装方式，类似于Strix Halo或MI250X，并且似乎配备了两个I/O芯片，而不是之前EPYC CPU的单个I/O芯片[1] - Venice芯片包含8个CCD，每个CCD有32个核心，因此每个封装最多可容纳256个核心[2] - 每个CCD的硅面积约为165平方毫米，每个Zen 6核心加上4MB的L3缓存大约占5平方毫米[2] - 每个I/O芯片的面积约为353平方毫米，两个I/O芯片总面积超过700平方毫米，比之前EPYC CPU的I/O芯片面积（约400平方毫米）有显著提升[2] - 封装两侧各有4个小芯片，共8个，它们可能是结构硅片或深沟槽电容芯片，旨在改善CCD和I/O芯片的供电[2] - Venice采用2nm工艺技术制造，包含多达256个Zen 6核心[16] MI400系列加速器的架构与规格 - MI400加速器封装尺寸巨大，包含12颗HBM4显存芯片和“12颗2纳米和3纳米制程的计算和I/O芯片”[4] - 它似乎和MI350一样有两个基础芯片，但基础芯片顶部和底部似乎还有两个额外的芯片，很可能用于封装外I/O，例如PCIe、UALink等[4] - 两个基础芯片的面积约为747平方毫米，而封装外的I/O芯片的面积约为220平方毫米[4] - 很可能共有8个计算芯片，每个基础芯片上集成4个，计算芯片组的面积可能在140平方毫米到160平方毫米之间[4] - 将于2026年推出的Instinct MI455X GPU插槽拥有3200亿个晶体管，比MI355X增加了70%，采用2纳米和3纳米工艺，并配备432GB的HBM4堆叠式显存[14] - MI455X的性能比MI355X高出十倍[16] Helios AI机架系统 - 公司即将推出的下一代机架式服务器平台Helios，是为Yotta级计算时代而设计的[10] - 它采用双宽设计，基于开放计算项目（OCP）的开放式机架宽（ORW）标准，重量接近7000磅[10] - Helios将于2026年上市，搭载最新的AI GPU Instinct MI455X和下一代Epyc “Venice”服务器CPU[10] - 每个液冷托架包含四个MI455X GPU、Venice CPU以及Pensando Vulcano和Salina网络芯片[16] - 每个Helios机架拥有超过18,000个CDNA5 GPU计算单元和超过4,600个Zen 6 CPU核心，可提供高达2.9 exaflops的性能[18] - 每个机架包含31 TB的HBM4内存、260 TB/s纵向扩展带宽以及43 TB/s的聚合横向扩展带宽[18] - 数万个Helios机架可以扩展到整个数据中心[18] 公司战略与市场定位 - 在人工智能时代，公司正寻求在由行业领头羊英伟达主导的GPU系统市场中为自己开辟更大的空间[7] - 公司正努力将其Instinct GPU打造成英伟达的有力竞争对手[7] - 公司最近宣布与OpenAI建立合作关系，此前还与Oracle等其他AI领域的公司建立了合作[7] - 公司CEO指出人工智能领域对计算能力的需求每年增长超过四倍，并强调公司是最有能力提供这种计算能力的公司，能够提供GPU、CPU、NPU和系统架构[8] - 公司CEO强调构建兆级人工智能基础设施需要领先的计算能力、开放式模块化机架设计、高速网络连接以及易于部署[8] - 公司正在向英伟达发起挑战，其产品路线图表明它将继续这样做[18] 未来产品路线图 - 公司公布了未来两年的数据中心GPU路线图，首先是将于2026年推出的Instinct MI455X[14] - 2027年，公司将发布基于下一代CDNA 6架构的MI500系列GPU，采用2纳米制程工艺和HBM4E内存[16] - 这意味着公司在四年内（从MI300系列到MI500系列）实现了AI性能1000倍的提升[16]