混合键合技术概述与市场前景 - 混合键合是一项颠覆性封装技术，最初应用于CMOS图像传感器，现正逐渐渗透到处理器和存储器的高性能计算领域[3] - 该技术通过减小连接间距，使更高密度、更复杂的IC产品成为可能，是增加单位面积存储容量并缩短互连距离以实现高带宽的关键技术[2][3] - 图像传感器是混合键合的第一个重要市场，高级存储器向该技术的过渡将成为2020年代末最重要的市场驱动力[4] - 预计采用混合键合的HBM市场将实现惊人增长，其收入从2025年基本为零增长到2029年近1200亿美元[9] - 未来，NAND存储将成为混合键合技术更重要的市场驱动力，因其在企业级和消费级应用中的普遍性[17] 混合键合的技术路径与产品应用 - 混合键合主要有两种方法：晶圆对晶圆和芯片管芯对晶圆[8] - 晶圆对晶圆方法因其高良率工艺和良好的芯片对准度而更为成熟，并已在CIS中成功应用，但无法筛选已知良好芯片[8] - 芯片管芯对晶圆键合工艺更复杂，但可以筛选已知良好芯片，更适合良率至关重要的大型芯片的高性能计算应用[8] - 混合键合已应用于高级逻辑电路，例如AMD采用台积电SoIC工艺的3D V-Cache产品，将SRAM芯片直接键合到CPU上[8] - 在HBM中应用混合键合，未来几年单个堆栈中的DRAM芯片数量可能达到24个[2] 混合键合对HBM性能与碳排放的影响 - 混合键合技术将导致HBM硅密度大幅提升，从8层堆叠升级到24层，每个芯片所需的硅量和工艺成本将增加3倍，从而导致碳排放量显著增加[9] - 随着HBM堆栈复杂性增加，芯片排放量随之增加，从HBM2E到HBM5，堆叠中所有芯片管芯的总排放量从18.16 kg CO2e增至64.78 kg CO2e[13] - 各代HBM排放增长幅度分别为：HBM3对比HBM2E增长9.9%，HBM3E对比HBM3增长39.5%，HBM4对比HBM3E增长56.3%，HBM4E对比HBM4增长23.3%，HBM5对比HBM4E增长20.8%[13] - 每个堆栈中的DRAM芯片数量增加3倍，仅芯片排放量就增加3.5倍以上[5] - 在HBM中对高级DRAM芯片使用EUV光刻将导致范围2排放量增加，但程度不如高级逻辑芯片[5] 内存密度提升对碳排放的抵消效应 - 目前HBM芯片容量为2GB，预计HBM4将推出3GB芯片，内存密度的提升将降低每GB的排放量[5][14] - 从HBM2E到HBM3，每GB排放量增加是由于芯片处理复杂性增加，但此后内存容量增加速度超过了排放量增加，降低了每GB排放量[14] - 迁移到更先进的DRAM节点可以抵消芯片尺寸增加的大部分影响，使每块芯片增加的内存容量增幅远低于50%[14] 技术挑战与可持续性路径 - 高堆叠HBM需要较薄的DRAM芯片和较低的热预算以在键合过程中保护内存，这对封装良率构成挑战[17] - 低良率会像增加每个芯片的成本一样增加每个芯片的碳排放量[8] - 技术创新的增加在一定程度上抵消了排放的速度，但要实现真正可持续的DRAM制造工艺，需改进气体减排措施、增加晶圆厂的可再生能源供应以及构建低排放供应链[17]