文章核心观点 - 英伟达计划在GTC 2026大会上发布多款足以“震惊世界”的下一代AI芯片和技术，旨在突破当前AI芯片面临的内存带宽、互连功耗和推理效率三大物理瓶颈，巩固其市场领导地位并扩展生态系统 [1][5][7][8][9] 下一代AI芯片Feynman - 英伟达下一代数据中心GPU代号为Feynman，预计将于2028年发布，采用台积电1纳米级别（16A工艺）工艺制造 [1] - 公司可能将部分Feynman GPU的生产外包给英特尔，双方并就封装和代工制造合作进行磋商 [2] GTC 2026大会预期发布 - 大会将于3月16日至19日在圣何塞举行，预计发布内容包括下一代AI芯片、新型PC芯片、物理AI软件及数字孪生技术 [1] - 首席执行官黄仁勋预告将发布“多款前所未见的芯片”，暗示不止一款产品 [5] 内存合作伙伴动态 - 三星电子将在GTC上展示其第六代高带宽内存HBM4的性能，该产品已量产并将与英伟达Rubin GPU配合使用，同时还将分享下一代HBM4E与英伟达GPU的兼容性分析 [2] - SK海力士也将展示HBM4，并演讲其如何提升大语言模型效率，公司已开始量产用于Rubin GPU的HBM4芯片，预计2026年将供应英伟达所需HBM4总容量的三分之二左右 [2][3] - 黄仁勋与SK海力士工程师共进晚餐的时机，强烈暗示存储器逻辑集成对未来发展至关重要 [6] AI芯片面临的技术瓶颈 - 内存带宽差距：GPU计算能力每代提升3到5倍，而内存带宽仅增长2到3倍，形成“内存墙”，导致GPU可能因数据供给不足而闲置 [7] - 互连电源限制：在假想的百万GPU集群中，仅可插拔收发器就会消耗数百兆瓦功率，铜互连的物理限制正成为AI数据中心扩展的瓶颈 [8] - LLM推理的结构性低效：LLM推理的预填充（计算密集型）和解码（内存带宽密集型）阶段对硬件要求不同，在同一GPU上运行会相互干扰，分开处理可提升2.35倍吞吐量 [9] 潜在技术方案与产品路线 - 方案一：Rubin Ultra：计划于2027年下半年推出，将四个GPU计算芯片集成在一个封装内，配备16个HBM4E显存堆栈（1TB），在NVFP4模式下性能可达100 PFLOPS，功耗3600W [10] - Rubin Ultra NVL576机架（代号“Kyber”）由144个此类封装组成，总计576个计算芯片，可提供15 ExaFLOPS的FP4运算能力，相当于GB300 NVL72性能的14倍 [12] - GTC 2026可能会公布Rubin Ultra的具体生产时间表及Kyber机架细节 [13] - 方案二：全硅光子堆栈：英伟达已发布基于硅光子技术的网络交换机Quantum-X和Spectrum-X，GTC 2026可能会公布Rubin Ultra时代的NVLink光互连路线图，实现GPU间互连从铜缆向光纤过渡 [14][15][19] - Quantum-X800交换机ASIC采用台积电4N工艺，拥有1070亿个晶体管，144个800 Gbps端口，总带宽115 Tb/s，与可插拔设备相比能效提高3.5倍 [20] - 方案三：Rubin CPX系统：这是一款专用于推理的GPU，采用GDDR7内存而非HBM，可将内存成本降低约五分之一，其密集FP4计算能力约为20 PFLOPS，是R200的60% [21][23] - Vera Rubin NVL144 CPX机架包含72个R200 GPU封装和144个CPX GPU，单机架提供8 ExaFLOPS NVFP4算力，AI推理性能较GB300 NVL72提升7.5倍 [24] - 更宏观的推理架构：Rubin CPX与英伟达收购Groq LPU的战略，预示着向异构推理架构发展，其中不同芯片专门处理推理的不同阶段 [25][27] 长期技术方向：3D IC堆叠 - 当前2.5D CoWoS封装存在封装尺寸大、中介层成本高、GPU与HBM物理距离远等问题 [30] - 未来方向是将DRAM（HBM）垂直堆叠在GPU芯片上方（3D IC），可显著降低延迟、提高带宽和能效，SK海力士计划从HBM5代（2028-2029年）开始引入此架构，并与英伟达等公司洽谈集成设计 [31] - 实现3D IC的主要障碍包括散热挑战（DRAM耐热性远低于GPU）以及组装后的良率问题（GPU良率85%与8个HBM堆栈良率95%组合，总良率仅约56%） [32] - GTC 2026可能会正式宣布英伟达与SK海力士联合开发3D芯片 [33] - 技术演进路线图显示：HBM4/HBM4E（2026-2027年）仍为2.5D，是3D的“准备阶段”；HBM5（2028-2029年）为首个3D HBM尝试，与Feynman时间表一致；HBM6（2030年及以后）3D IC走向主流 [36]