文章核心观点 - AI算力提升，特别是数据传输速率向224G/1.6T迈进，对PCB（印刷电路板）的底层材料提出了革命性要求，传统电子布（如E-glass）已触及物理极限，必须进行材料升级 [13] - 在满足下一代高速互连要求的材料路线中，石英电子布（Q布）因其在介电性能、热膨胀系数、工艺兼容性和成本可控性方面的综合优势，被视为比PTFE（聚四氟乙烯）更具工程落地可行性的必然选择 [10][13][15] - 下一代AI计算架构（如英伟达的LPU、Rubin Ultra平台及正交背板）不仅追求极限带宽，更强调延迟一致性、系统稳定性和高密度互连，这进一步推升了高端PCB（如多层、大尺寸正交背板）的价值量和对其基础材料（如石英电子布）的性能要求 [17][19][20][25] PCB类型与材料概述 - 刚性PCB：材料为玻璃纤维或金属，优势在于成本效益高且易于大规模生产，广泛应用于计算机、汽车、家用电器及工业设备 [5] - 柔性PCB：材料为聚酰亚胺薄膜，优势在于轻量化且可弯曲，主要应用于笔记本电脑、平板电脑、手机、摄像头及车载电子产品 [5] - 刚柔结合型PCB：结合可弯曲层和固体层，优势在于耐用且节省空间，主要应用于雷达设备、航空电子设备及LCD显示器 [5] AI算力驱动PCB材料升级至石英电子布 - AI算力爆发导致数据传输速率指数级提升，信号完整性问题凸显，材料介电损耗（Df）成为系统瓶颈，矛盾从芯片层转移至材料层 [13] - 224Gbps高速互连技术成为分水岭，强制要求覆铜板（CCL）达到M9级别，传统电子布材料无法满足损耗预算，面临淘汰 [8][9][13] - 为满足224G要求，覆铜板需采用Low Dk3级别的石英电子布（Q布），其介电常数（Dk）需达到3.0，介质损耗因子（Df）需低至0.0009@10GHz，且XY方向热膨胀系数（CTE）需≤12ppm/℃ [9][13] - 石英纤维在1MHz频率下介电损耗（Df）可低至0.0001，热膨胀系数极低，仅为0.55ppm/K，远优于E-玻纤的3-5ppm/K [11][12][13] 石英电子布与PTFE路线对比 - 性能：PTFE的介电损耗（Df）极限可达0.0001，电损耗极低，但其热膨胀系数（CTE）高达50-200 ppm/℃，存在热匹配问题；石英纤维在电损耗上同样优异（Df可达0.0001@1MHz），且热膨胀系数（0.55ppm/K）极佳，实现了性能平衡 [11][13][15] - 加工性：PTFE材料柔软、易变形，铜箔附着着力差，加工难度大；石英电子布可沿用传统PCB制造工艺，结构稳定，与现有覆铜板体系兼容，工程落地更容易 [15] - 成本：PTFE的材料及制造成本较高；石英电子布成本处于中高水平，但因其工艺成熟度更高，具备规模化生产的潜力 [15] 下一代AI计算架构对PCB的新要求 - LPU（低延迟推理单元）：LPU是专为AI推理设计的低延迟引擎，与GPU协同工作。其对PCB的要求核心从“极限带宽”转向“延迟一致性与稳定性”，更看重热膨胀匹配（CTE）、长期运行可靠性以及延迟确定性 [17][18][19] - 正交背板PCB：这是下一代AI计算集群的基础组件，通过90度垂直连接方式重构板间互连，缩短信号路径、减少连接损耗。例如，为NVIDIA Rubin Ultra架构设计的正交背板采用78层结构，厚度仅2厘米，面积近1平方米，可实现多达576个GPU的直接互连，对材料、工艺和集成精度要求极高 [20][21][25] - Rubin Ultra平台：预计2027年面世，采用新型Kyber机架设计，集成144个GPU封装，配备1TB HBM4E内存。其Switch Tray对PCB要求高，将推动高端PCB需求 [23][26] 石英电子布的生产工艺与核心壁垒 - 生产工艺主要包含“砂-棒-纤维-织布”四个核心环节：从高纯度石英砂提纯开始，经电熔工艺拉制成石英棒，再通过氢氧焰棒拉法制备电子级石英纤维，最后用高精度织布机（如丰田织机）编织成电子布 [28][29][32][33] - 技术壁垒体现在全链条：1）原材料需锁定海外高纯度石英矿源以满足极低金属杂质要求；2）拉丝工艺温度高（棒拉法需约2000℃），且需配置专用浸润剂；3）需要与下游覆铜板及PCB厂商进行协同研发 [29][30][33] - 性能分级：根据拉丝工艺和熔融温度不同，电子布性能分级明确。例如，采用棒拉法（2000℃）生产的第二代Q布，其Df@10GHz可低至5-7（万分之），对标日系厂商高端产品 [30]