HBM行业现状与混合键合技术背景 - HBM已成为AI加速器领域的关键组件，紧贴GPU核心，通过热压键合堆叠而成，工艺成熟但面临高度瓶颈 [1] - JEDEC标准封装高度上限为775微米，需容纳基底与16层核心芯片，现有热压键合工艺难以满足需求 [1] - 混合键合技术通过消除凸块，使铜表面直接原子级连接，带来更低的连接电阻、更紧凑的层间距、更短的信号路径和更优的散热表现 [1] - 混合键合在图像传感器和台积电3D V-Cache中已验证，但应用于16至20层DRAM堆叠的HBM时难度成倍放大，当前良率仅约10%，商业化需跨过60%门槛 [2] 主要存储厂商的战略布局 - SK海力士作为HBM市场霸主，全球市占率超70%，其HBM收入占DRAM总销售额超40%，2026年产能已被提前锁定 [4] - SK海力士提前导入混合键合技术以进行防守，首次采购量产型混合键合系统，价格约200亿韩元，并计划引入韩华半导体设备进行验证 [4] - 三星选择在HBM4上直接推进混合键合，而非跟随SK海力士的MR-MUF路线，因其在HBM封装上已落后近两年 [4] - 三星宣称混合键合相比传统TC键合热阻可降低20%以上，12层和16层HBM运行时基体芯片温度可降低超11% [5] - 三星正评估子公司Semes的混合键合设备以内部化生产，但Semes设备质量目前仍落后于Besi，三星同时需押注外部设备 [5] 行业标准变化及其影响 - JEDEC正讨论将HBM高度标准从775微米放宽至约900微米，新标准预计从第七代HBM4E开始生效 [7] - 标准放宽使得用现有TC键合设备堆叠更多层变得可行，可能延迟混合键合技术的引入时间 [7] - 英伟达和亚马逊AWS计划采用台积电SoIC先进封装方案，该方案会增加整体封装厚度，为GPU生态系统在HBM高度规格上留出更多空间 [7] - HBM4的焊盘间距在10微米临界点附近，此间距下混合键合成本竞争力难以超越微凸块方案 [7] 核心设备厂商的竞争态势 - Besi是混合键合热潮的主要受益者，其混合键合业务收入预计从2023年的3600万欧元飙升至2026年的4.76亿欧元，届时将占公司总营收约三分之一 [8] - JEDEC标准变化消息导致Besi股价盘中跌幅一度超19%，此前一年该股上涨58%，五年累计涨幅超200% [8] - Besi随后因收到多方收购接触（包括Lam Research和应用材料）而股价大涨逾10% [8] - 分析师指出JEDEC标准变化更可能改变混合键合采用曲线而非终结该技术，UBS认为在更高层数时其性能和散热优势仍不可绕开 [8] - Besi在TC键合和高精度贴片设备市场也占有一席之地，但增速预计将放缓 [9] 其他设备厂商的发展策略 - 韩美半导体在全球HBM TC键合机市场份额高达71.2%，是SK海力士的几乎独家大客户，美光也已开始下单 [9] - JEDEC标准变化延长了韩美现有TC键合业务的生命周期，其展示了专为HBM5、HBM6打造的新型宽幅TC键合机，并计划填补混合键合延迟带来的市场空白 [9] - 韩美半导体投入超500亿韩元建设混合键合生产线，计划2027年推出用于HBM的混合键合机，2028年推出用于SoC的版本 [10] - 韩华半导体与Prodrive合作开发了第二代混合键合机SHB2 Nano，精度达±100纳米，但面临合作开发成本高和市场不确定性的挑战 [11] - 应用材料通过持有Besi约9%股权并联合开发Kynex D2W混合键合在线系统，已进入台积电产线量产，并借此进入SK海力士和三星供应链 [11] - K&S在2026财年预计其TCB业务将环比增长约70%，同时加速推进混合键合研发项目，采取TCB先发力、混合键合并行研发的策略 [12] 潜在新进入者与行业未来 - ASML已开始设计混合键合设备整体架构，并与Prodrive Technologies和VDL-ETG合作，其High-NA EUV系统套刻精度达0.7纳米，在技术上具备高可行性 [14][15] - ASML的CTO确认了堆叠制程设备的真实需求，但CEO坦言混合键合业务在2030年前对公司营收产生显著影响的概率较低 [14] - 业内人士评价，ASML的混合键合机一旦面世将立即改变现有竞争格局 [15] - 混合键合在HBM量产线上大规模导入预计指向HBM5（20层堆叠），时间窗口落在2028至2030年前后 [17] - 英伟达的需求是关键变量，三星与SK海力士已开始向其送测基于混合键合的HBM3E样品，若英伟达提出跳跃式要求，行业节奏可能被迫提前 [17] - 良率、标准及英伟达需求任一变量偏移都可能导致混合键合量产时点后移，但混合键合方向已无悬念，设备厂商需在节奏上做出选择 [18]