半导体制造中的随机变异性问题 - 随机变异性已成为先进半导体节点（如2纳米及以下）的主要挑战，其影响已占某些制造误差的50%以上，直接影响器件良率、性能和可靠性[1][3][26] - 随机性与传统全局变异性不同，表现为局部层面的图案化特征尺寸差异，源于原子级尺寸下的工艺固有随机性[1][4] - 不受控制的随机变异每年可能导致单个晶圆厂损失数亿美元，体现在良率损失和生产爬坡延迟[1] 随机效应的具体类型 - 线边缘/线宽粗糙度（LER/LWR）：晶体管边缘不平整导致栅极漏电、电阻增加及功耗问题[6][12] - 局部关键尺寸均匀性（LCDU）：相邻器件尺寸差异影响良率和芯片速度[7][12] - 局部边缘位置误差（EPE）：边缘随机定位引发短路/开路风险[8][10] - 随机缺陷：包括线路桥接/断裂、接触孔缺失等直接良率问题[11][14] 随机性加剧的技术根源 - EUV光刻中光子散粒噪声是主因：EUV光子数量仅为193nm工具的1/14，导致相邻特征曝光不均匀[21][27] - 特征尺寸缩小至分子级别：随机变异相对尺寸占比从2-3%（100nm节点）升至10%以上（先进节点）[14][17][21] - 多重图案化技术同样受随机性影响，非EUV专属问题[21] 行业技术范式转变需求 - 传统确定性建模方法失效：需转向概率性建模以处理随机性，平均测量值不再适用[15][16][24] - 测量技术瓶颈：现有工具（如CD-SEM）的噪声与随机效应量级相当，需开发去噪技术[24] - 需配套随机性感知工艺控制与OPC建模，优化设计阶段决策[25] 解决方案与权衡 - 增加EUV剂量可降低随机性但牺牲吞吐量：需精确优化剂量与成本的平衡[21][28] - 控制随机性的首要条件是开发高精度测量技术，实现"可测量才可控制"[24][29] - 综合优化需覆盖掩模、光刻、刻蚀、沉积全流程的随机误差控制[23]