美光科技AI存储战略电话会议纪要关键要点 一、涉及公司与行业 - 纪要涉及公司为美光科技（Micron），聚焦其AI存储战略、DRAM与NAND技术路线图及HBM产品布局[1][2] - 涉及行业为AI驱动下的存储芯片行业，涵盖数据中心、边缘计算、自动驾驶、机器人、AI PC及移动设备等应用场景[4][5] 二、核心观点与论据 （一）战略定位与AI驱动逻辑 - 美光将自身定位为推动AI时代发展的关键力量，战略核心是利用在带宽、容量、能效及可靠性方面的行业领先优势[3] - 战略布局围绕四方面展开：巩固核心技术领先地位、全面应用AI提升内部效率、聚焦长期研发投入、深化协同创新模式[3] - AI技术已深度整合到从物理底层研发、产品设计、智能制造到量产爬坡的全过程[3] - AI从训练向推理演进引发一波又一波内存需求增长浪潮，不仅体现为容量增加，更对产品性能和类型提出全新要求[4] - 内存已成为决定AI算力、性能及单Token生成成本的核心限制因素[10] - 公司核心目标是将创新到量产的周期缩短一倍[20] （二）DRAM技术路线图 - 自1995年以来美光已迭代出22代DRAM技术节点，单块DRAM晶圆存储容量较1995年提升约400倍[8] - 当前主力量产节点1γ精密度已达到在一根人类头发丝宽度内容纳超过1,500个电容的水平[8] - 1γ节点是首个导入EUV技术的节点，导入过程顺利，产能爬坡和技术能力落地表现出色，将成为未来12个月内所有核心新品的技术基础[11] - 1δ节点研发重心设在博伊西工厂，计划于2027年下半年启动大规模量产，将是连续推出的第五代行业领先制程[11][12] - 1δ节点位密度提升约25%，性能深度优化以适配HBM5、垂直堆叠HBM及垂直堆叠EIM等AI应用场景[2][12] - 1ε节点采用晶圆键合技术，旨在优化位元增长与技术性能[12] - 更远期规划包括1ζ、1ζ埃及η埃节点，将整合高数值EUV光刻、新型材料及多项创新技术[12] - 公司已连续四代DRAM制程节点领跑行业[9] - 基于2020至2030年规划，在特定漏电流水平下驱动器性能将提升约10倍[13] - 公司为单一节点开发多款CMOS变体，适配低功耗性能优化或高带宽内存性能优化等不同产品需求[12][13] （三）4F²技术路线证伪与3D DRAM - 美光作为4F²技术发明者并持续研究二十年，最终决定不采用该技术路线，因其复杂度和成本持续攀升，规模扩张到某一临界点后不再具备可行性[12] - 4F²在光刻工艺上面临极大困难，蚀刻工艺极为复杂难以稳定控制，电容器构建也存在显著障碍[18] - 决定DRAM位密度的核心要素是电容间距与尺寸，而非6F²或4F²等单元面积参数，部分关于4F²对比6F²的讨论本质上是噱头炒作[12][18] - 4F²架构制程微缩存在根本性物理瓶颈，最终将推动3D DRAM取代传统4F²架构成为主流方案[18] - 3D DRAM是与平面工艺并行推进的技术路线，落地时间将根据成本、工艺复杂度和器件性能综合考量后决定[12] （四）NAND技术路线 - 平面NAND微缩进程已于2015年左右停止，此后转型至3D NAND技术，主要通过增加Z轴堆叠层数进行扩展[10] - 当前采用增加堆叠层数和缩小存储单元尺寸的双路径推进微缩，技术复杂度提升将在未来数个制程节点持续释放成本与性能红利[10] - NAND从G7到G9已实现连续三代节点技术领先[9] - AI级NAND是下一阶段重点，旨在通过高性能、差异化NAND产品支持客户系统性能持续优化[6] （五）HBM产品布局 - HBM4已进入大规模量产阶段，量产爬坡进展顺利；已开始规划下一代HBM4E产品[7] - HBM连续三代产品在能效方面保持领先[9] - 标准与定制HBM将在产业生态中共存，具体选型由客户需求决定[15] - 定制化方向聚焦协同设计，将内存IP与逻辑IP集成至基础裸片以打造极致系统性能[15] - 垂直HBM将内存能力直接集成在处理单元上方，通过与客户协同设计实现极致带宽，多数场景下DDR XPU周边仍可搭配使用HBM[15] - 混合键合技术是核心研发重点，互连密度是提升带宽的关键驱动因素，随着焊盘间距要求日益紧密，混合键合成为必然解决方案[15] - 行业将落地16层高HBM堆叠等高层数堆叠方案，混合键合能同时提升带宽支持能力并优化散热表现[15] - HBM4在最优功耗与性能平衡下并不需要采用更先进制程，但HBM4E因性能、传输速率与功耗优化目标需要采用更先进CMOS工艺[20] - 垂直HBM基底裸片将新增可直接连接GPU的功能模块，并仍将采用先进制程[20] - vHBM核心要素是带宽，将存储结构直接堆叠在XPU上方所能实现的带宽水平与功耗表现是其他技术路径无法企及的[22] - 垂直HBM良率折算比极高，一方面源于堆叠工艺，另一方面带宽优化大幅增加IO数量，自然降低单颗晶圆可产出的DRAM裸片数量[22] - 多数系统产品将采用HBM5E搭配垂直HBM的方案来获取所需带宽[22] （六）热管理创新 - 垂直HBM因内存直接集成在XPU上方，产品设计必须针对基底裸片及所搭载XPU的热结构、热流路径进行全方位优化[16] - 公司已落地并面向未来应用的创新技术是均热板（vapor chamber），安装在HBM立方体内基底裸片温度最高区域上方，能像烟囱一样高效将基底产生热量导出HBM立方体[16] - 垂直高带宽内存与垂直边缘推理内存在结构、封装要求、散热需求及与客户协同设计必要性上具备共通性[16] （七）下一代DRAM产品规划 - LP6面向数据中心与移动端，功耗相比LP5可降低35%，部分容量规格降幅甚至更高，其在数据中心场景的重要性将持续提升[2][14] - DDR6带宽较DDR5提升一倍，正与核心客户合作推出，将广泛应用于数据中心各类服务器场景[2][14] - 继近期发布全球首款512GB DDR5 RDIMM样片验证后，下一代产品将推出1TB RDIMM，届时将成为业内容量最高RDIMM产品[7][14] （八）数据中心SSD与LPDRAM成就 - 搭载LPDRAM的SOCAMM2模组已正式面市，成为该业务板块核心增长引擎，公司在该领域推出了当前市场上密度最高的产品[6][7] - 数据中心SSD领域率先在业内实现PCIe Gen6技术量产交付，过去四至五年间显著提升市场地位[7] - 低功耗DRAM在数据中心展现卓越性能，预计未来数年将得到更广泛应用[6] （九）AI工作流中内存与存储的角色 - 数据加载：支撑提示词运行的背景信息最初存储在数据中心SSD中，需要时调取至DRAM[7] - 提示词处理：大语言模型推理模块读取DRAM中提示词，利用低功耗DRAM优化能效并依靠存储容量理解问题[7] - 运算与缓存：系统通过KV缓存完成多轮运算，HBM引擎与GPU之间进行高频数据传输以推导答案[7] - 结果生成与存储：最终逐一生成的输出令牌也存储在内存中[7] （十）供需与市场展望 - 预计未来两年乃至更长时间内内存供应将持续处于短缺状态，很难达到供需完全平衡[2][19] - 定制化HBM与边缘推理内存（EIM）将成增长点[2] - 后续市场将涌现多种内存密集型解决方案：部分配置大规模采用优化后的低功耗方案、LP6方案或DDR6方案，其余配置需要高密度、中密度产品或更多高带宽内存[19] - 客户系统物料成本中存储占比达到甚至超过一半，但更大内存容量意味着更优异系统性能，客户会持续推进相关优化[17] - 边缘推理设备、移动终端产品及各类小模型产品都会采用差异化内存优化方案[17] （十一）边缘推理内存（EIM）与存内计算路线对比 - 美光推出将LPDDR堆叠在逻辑裸片之上的EIM方案，同行则选择存内计算路线，实际上两条产品路线都在同步推进[21] - 部分功能可高性价比集成至低功耗DRAM中，但垂直边缘推理存储器可实现的性能表现要高出一大截[21] - 当客户需求超出标准存内计算功能可实现的带宽上限，同时需要适配边缘场景大容量存储能力时，EIM方案还能实现低功耗运行[21] - EIM依托带低功耗特性的基础裸片及可集成至该裸片的逻辑与存储IP，能打造性能远高于低功耗DRAM内置标准存内计算方案的垂直边缘推理存储产品[21] - 存在一个完整技术谱系，覆盖从亚皮焦每比特级低功耗低带宽场景一直延伸至高带宽存储器领域，边缘存储与垂直堆叠HBM之间差异更多体现在设计环节[21] （十二）基底裸片与先进制程 - 基底裸片技术选择特别是定制类产品完全与对应客户共同决策，协同设计时通常将原本GPU电路中的部分逻辑单元转移到基底裸片上使其更贴近内存[19] - 最有效方式是选用适配客户需求的先进制程节点，同时也会选择满足性能要求的最高性价比制程节点[19] - 通用标准设计产品与定制产品后续基底裸片都将采用代工厂先进制程节点生产，核心考量聚焦功耗与性能表现[20] （十三）生态合作与流程布局 - 与客户协同开展精准定向产品开发，同时在技术层面深化与核心供应商合作，覆盖光刻、封装、混合键合技术落地及薄膜工艺等场景[20] - 正沿着从供应链到客户端的整个路径全力聚焦落实各项繁杂待办事项，并借助AI工具大幅提升整个工程团队可用带宽[21] 三、其他重要但可能被忽略的内容 - 美光产品组合已全面覆盖从数据中心到边缘设备的各类AI应用场景，数据中心领域产品布局包括高性能HBM、高容量DDR模组、低功耗DRAM、AI级NAND及大容量SSD五大类[4][6] - 公司认识到适用于数据中心的AI技术并非边缘应用最优方案，正积极与客户合作，为自动驾驶汽车、机器人、AI PC及移动设备等每一个非数据中心细分市场开发和优化适配存储解决方案[5] - 1γ节点将在未来一年成为下一代AI产品量产爬坡的主力技术[8] - 平面DRAM虽已接近原子级物理极限，但公司仍有信心推出更多代平面工艺节点[10] - 公司对DRAM和NAND微缩路径均充满信心，对未来数年技术进展的可见性比以往任何时候都更有把握[10] - 计算架构将衍生出多种不同配置以满足客户需求，核心重点是确保推出的产品能在所有这些场景中实现性能优化[19] - 垂直HBM容量扩容节奏与常规HBM不同，无法通过大量裸片堆叠来实现功耗、性能优势与热管理平衡，容量优化是核心要务[22]