文章核心观点 - 三星电子和SK海力士已宣布量产第六代高带宽存储器HBM4，但决定推迟引入混合键合技术，转而继续使用现有的热压键合机进行生产，混合键合技术的全面应用预计将推迟至下一代HBM4E产品，且初期仅用于部分高端产品线[1][2] HBM4技术路径与生产决策 - 三星电子和SK海力士计划通过调整堆叠高度和缩小微凸点间距至约10微米，继续沿用基于微凸点的TC键合机来量产HBM4，包括16层产品[1] - 公司已向客户寄送了采用混合键合技术的HBM4样品，但大规模生产将依赖TC键合机，混合键合计划在HBM4E阶段部分采用[1][2] 混合键合技术的现状与挑战 - 混合键合机被视为下一代HBM市场的颠覆性技术，无需凸点即可连接芯片，是制造20层或更高层数堆叠芯片的必备设备，能减少信号损耗提升性能[1] - 该技术尚未实现大规模生产和稳定良率，其价格是现有TC键合机的两倍多，且良率低于50%，因此公司选择优先发挥现有TC键合机的性能[2] - 行业消息指出，混合键合技术的稳定性目前不及TC键合机，在价格和良率方面仍有改进空间，无法用于大规模生产[2] 性能目标与行业动态 - HBM4的通道数比上一代翻倍，接口宽度增加，每引脚信号传输速度提升，NVIDIA要求其性能达到每引脚11.7 Gb/s[2] - 通过将微凸点间距缩小至约10微米的设计，现有TC键合技术仍可达到HBM4的目标性能要求[2] - 市场研究显示，美光公司原计划推出的无助焊剂键合机已推迟至2028年，原因同样是现有TC键合机可满足行业标准，且新设备成本高、良率低[2]

文章核心观点 先进封装，特别是混合键合技术，正成为后摩尔时代提升芯片算力的关键引擎。随着AI/HPC和HBM需求的爆发式增长，混合键合技术因其高密度、高性能的互连优势，正从研发走向大规模量产，市场前景广阔。全球半导体巨头正加速相关产能投资，而中国设备厂商也在该领域实现技术突破，国产替代进程加速。 混合键合技术概述 - **定义与原理**：混合键合是一种结合介电键合和金属互连的先进封装技术，通过在键合界面嵌入铜焊盘实现晶圆或芯片间的永久电连接，无需焊料凸块，适用于互连间距小于或等于10微米的场景[8] - **技术演进**：键合技术从1975年代的引线键合，历经倒装芯片、热压键合、高密度扇出，发展到2018年后的混合键合时代，连接密度从5-10个/平方毫米提升至1万-100万个/平方毫米，单位比特能耗从10皮焦/比特降至低于0.05皮焦/比特[10][11][12] - **工艺分类**：主要分为晶圆到晶圆和芯片到晶圆两种工艺，后者在异构集成、降低缺陷率方面更具灵活性，但生产率通常低于前者[14][15] 混合键合的优势与挑战 - **核心优势**： - **极致互连密度**：可实现1微米以下的互连间距，单位面积I/O接点数量较传统凸块键合提升千倍以上，大幅提升数据传输带宽[23] - **工艺兼容性与成本优化**：兼容现有晶圆级制造流程，可与TSV等技术结合[24] - **三维集成灵活性**：支持逻辑、存储、传感器等不同功能单元的垂直堆叠，推动3D IC和Chiplet架构发展[24] - **主要挑战**： - **良率与对准**：需要亚微米级对准，任何芯片缺陷都可能导致整个堆叠模组报废，量产要求良率高于99.9%[26] - **表面与洁净度要求**：表面粗糙度需小于0.1纳米，生产环境洁净等级需达到ISO3以上，远高于传统标准[26] - **测试流程复杂**：相比微凸点技术，混合键合后的测试更为困难[26] 混合键合的未来市场需求 - **HBM驱动**：在HBM5 20hi世代，三星、美光、SK海力士三大制造商已确定采用混合键合技术，以满足AI/HPC的极端需求，HBM4/5占比将逐步放量[28] - **台积电SoIC技术**：台积电的SoIC技术采用混合键合，其AP7工厂计划将2025年SoIC产量翻番至1万片，并预计2026年再翻一番[29][30] - **全球资本开支**：全球范围内接近1000亿美元的投资正在进行或已规划，用于建设新的先进封装产能[33] - **市场规模预测**： - 到2030年，全球已安装的混合键合系统累计数量预计将达到960至2000台[35] - 全球混合键合设备市场规模预计从2023年的1.2349亿美元增长至2030年的6.1842亿美元，年复合增长率为24.7%[37] - 亚太地区市场增长尤为显著，预计从2023年的8140万美元增长至2030年的4.2472亿美元，年复合增长率为26.05%[37] 海内外主要参与企业 - **海外竞争格局**：市场长期由EV Group、Besi等国际巨头主导，其中Besi在2023年市占率高达67%，全球前五大厂商占有约86%的市场份额[44] - **海外厂商进展**： - **Besi**：其混合键合设备Datacon 8800系列精度可达0.2微米以上，截至2025年累计订单已超100套，客户包括台积电、英特尔、三星等[46] - **ASMPT**：已向逻辑芯片客户交付首台混合键合设备，并获下一代HBM应用订单[46] - **EV Group**：2021年推出行业首部商用D2W键合应用系统，2022年在SoC堆叠中实现100%良率[46] - **中国设备市场**： - 键合机国产化率预计从2021年的3%提升至2025年的10%[47] - **拓荆科技**：推出国产首台量产级W2W混合键合设备Dione 300，已获重复订单，2024年营收41.03亿元，同比增长51.7%[47][49][50] - **百傲化学（芯慧联）**：其控股公司芯慧联芯推出D2W和W2W混合键合设备，2025年上半年半导体业务营收3.35亿元[47][54][55] - **迈为股份**：已开发晶圆混合键合设备并交付多家客户，2025年上半年半导体及显示业务营收1.27亿元，同比增长496.9%[47][60] BESI的行业地位与成功要素 - **市场领导地位**：Besi在混合键合设备市场占据绝对龙头地位，2023年市占率67%，2024年先进封装业务毛利率达65.2%[44][68] - **技术领先性**：其混合键合技术将互连密度提升至每平方毫米10000个以上，键合精度达0.5-0.1微米，单位比特能耗低于0.05皮焦/比特[70][71] - **战略合作**：与应用材料强强联合，共同开发全集成混合键合解决方案，与ASMPT和EVG的合作模式也证明了行业合作研发的可行性[73] - **订单增长动力**：2025年第三季度新增订单环比增长36.5%，主要受亚洲外包半导体封装和测试公司对数据中心、光子学及AI相关计算应用的设备需求驱动[79]

混合键合技术概述 - 混合键合是后摩尔时代突破算力瓶颈的关键使能技术，通过铜-铜直接键合实现10μm以下的超精细间距互连，在互连密度、带宽、能效和单位互连成本上带来数量级提升 [1] - 该技术是支撑3D堆叠与异构集成的关键突破，工艺分为晶圆对晶圆和芯片对晶圆 [1] - 技术已在3D NAND、CIS等领域成熟应用，并正加速向HBM、AI芯片、DDR6+及SoIC等高性能计算场景扩展 [1] 技术优势与挑战 - 技术优势包括极致互连密度与性能突破、工艺兼容性与成本优化潜力以及三维集成与异构设计灵活性 [2] - 技术挑战涉及缺陷控制、对准精度、热管理、晶圆翘曲、材料兼容性和工艺吞吐量等大批量生产难题 [2] 市场需求与驱动因素 - 混合键合技术正从先进选项转变为AI时代的核心基础设施，行业已进入高速落地期 [3] - 在存储领域，HBM5为实现20hi超高堆叠采用此项“无凸块”技术以突破物理极限 [3] - 在逻辑集成侧，以台积电SoIC为代表的技术借其实现超高密度异构集成 [3] - 台积电等大厂提前扩产，HBM4/5与高端AI芯片将率先规模应用，相关设备需求预计在2030年前实现数倍增长 [3] 市场竞争格局 - 混合键合设备市场呈现“海外主导、国产突破”的格局，荷兰BESI占据全球约70%的份额，呈现绝对龙头地位 [4] - 中国设备商正加速追赶：拓荆科技已推出首台量产级混合键合设备并获得重复订单 [4] - 百敖化学、迈为股份的混合键合设备已交付客户并进入产业化验证阶段 [4] - 在行业高景气与国家大基金重点投入驱动下，国产设备市场份额有望持续提升 [4] 行业领导者分析 - BESI作为全球混合键合设备的绝对领导者，凭借覆盖从传统封装到尖端2.5D/3D集成的完整设备组合，确立了在高性能计算市场的核心地位 [5] - 其旗舰产品Datacon 8800 CHAMEO ultra plus AC能够实现100nm的对准精度与2000 CPH的吞吐量，标志着技术正从实验室走向规模化量产 [5] - 研发上与应用材料有战略股权合作，应用材料持股9%为其最大股东 [5] - 财务上，其先进封装业务以超过65%的毛利率展现了强大的技术溢价能力 [5] - 公司增长引擎已从传统移动业务切换至AI驱动的新范式，数据中心、2.5D封装和光子学应用的订单呈现爆发式增长 [5]

报告行业投资评级 - 报告未明确给出对行业整体的投资评级 报告的核心观点 - 混合键合技术是后摩尔时代突破算力瓶颈的关键使能技术，其需求正由AI/HPC和HBM的爆发式增长强力驱动 [7][112] - 当前混合键合设备市场由海外龙头主导，但国产替代机遇明确 [7][112] - 行业已进入高速落地期，相关设备需求预计在2030年前实现数倍增长 [5] 根据相关目录分别进行总结 混合键合技术概述 - 混合键合是一种先进的封装技术，通过铜-铜直接键合取代传统凸块，实现10μm以下的超精细间距互连，在互连密度、带宽、能效和单位互连成本上带来数量级提升 [4] - 其工艺分为晶圆对晶圆和芯片对晶圆，前者适合存储等均匀小芯片，后者适合大芯片及异构集成 [4] - 该技术已从引线键合、倒装芯片、热压键合、扇出封装演进而来，连接密度从5-10/mm²提升至1万-100万/mm²，能耗/比特降至<0.05 pJ/bit [16][17] - 主要应用于3D NAND、CIS，并正加速向HBM、AI芯片、DDR6+及SoIC等高性能计算场景扩展 [4][25] 混合键合的优势与挑战 - **优势**：可实现1μm以下的互连间距，单位面积I/O接点数量较传统凸块键合提升千倍以上；兼容现有晶圆级制造流程；支持三维集成与异构设计 [29][30] - **挑战**：需要解决表面光滑度、洁净度、对准精度、良率控制及测试流程复杂等难题，例如CMP阶段表面粗糙度需<0.1 nm，洁净度需ISO3以上 [31] 未来市场需求 - **HBM驱动**：在HBM5 20hi世代，三大主要HBM制造商已确定采用混合键合技术以突破物理极限 [33] - **逻辑芯片驱动**：台积电SoIC技术采用混合键合，其AP7工厂旨在提高SoIC产量，预计2025年产量翻番至1万片，2026年再翻一番 [38][39] - **全球产能扩张**：全球范围内约有1000亿美元的投资正在进行中或已规划，用于建设新的先进封装产能 [43] - **市场预测**： - 根据BESI预测，到2030年，全球已安装的混合键合系统累计数量将达到960至2000台 [44] - 全球混合键合技术市场预计从2023年的1.2349亿美元增长至2030年的6.1842亿美元，年复合增长率为24.7% [48] - 其中，亚太地区市场预计从2023年的8140万美元增长至2030年的4.2472亿美元，年复合增长率为26.05% [48] - 2024年全球半导体设备销售额达1171亿美元，中国为496亿美元，连续第五年成为全球最大市场 [49] 主要参与企业 - **海外龙头**：市场呈现“海外主导”格局，荷兰BESI占据绝对龙头地位，2023年市占率高达约67%，2024年约占70% [5][57] - BESI旗舰产品Datacon 8800 CHAMEO ultra plus AC能够实现100nm的对准精度与2000 CPH的吞吐量 [6][104] - 其先进封装业务毛利率超过65% [6] - 2024年营业收入6.075亿欧元，同比增长4.9% [95] - 与应用材料（AMAT）有战略股权合作（AMAT持股9%为最大股东），共同开发全集成混合键合解决方案 [6][100] - **中国厂商（国产突破）**： - **拓荆科技**：已推出国产首台量产级混合键合设备Dione 300并获得重复订单，2024年营收41.03亿元，同比增长51.7% [5][63][64] - **百傲化学**：通过控股子公司芯慧联布局，其混合键合设备已交付客户并进入产业化验证阶段，2025H1半导体业务营收3.35亿元 [5][61][73] - **迈为股份**：混合键合设备已交付客户，对准精度达±100nm，2025H1半导体及显示业务营收1.27亿元，同比增长496.9% [5][61][82] - **国产化率**：2021年键合机国产化率仅为3%，预计2025年有望达到10% [61] 投资建议与受益标的 - 投资建议认为混合键合技术是关键使能技术，需求由AI/HPC和HBM驱动，国产替代机遇明确 [7][112] - 受益标的包括：拓荆科技、百傲化学、迈为股份等 [7][112]

文章核心观点 - 高频宽存储器先进封装的核心技术主要由韩国以外的公司掌握，韩国企业在HBM制造与堆栈方面表现优异，但在原材料、设备及核心专利方面依赖海外，面临潜在专利诉讼风险 [1] - 从专利品质与市场价值评估，美国Adeia和台积电是混合键合技术的领导者，台积电在高质量专利数量上排名第一 [1][2] - 随着2026年混合键合技术商业化，专利授权问题可能演变为诉讼 [2] HBM产业链技术格局 - 韩国企业在HBM制造与堆栈环节优势明显，但原材料与设备严重依赖海外公司 [1] - 韩国缺乏HBM相关核心专利，专利质量与影响力低于平均水平 [1][2] - 中国企业在存储器领域快速成长，如长江存储掌握Xtacking等核心技术 [2] 核心专利分布分析 - 美国Adeia拥有最具价值的混合键合专利，其核心技术来自Ziptronix的直接键合互连与低温直接键合专利 [1] - 台积电在A3等级以上高质量专利数量中排名第一，其SoIC技术具有高价值，三星排名第二，美光和IBM紧随其后 [2] - 相关专利在韩、美、日、欧、中多国注册，企业面临跨国专利诉讼风险 [2] 技术发展与风险展望 - 混合键合技术预计2026年开始商业化 [2] - 目前企业倾向通过不公开协商签订专利授权协议，但未来可能演变为诉讼 [2] - 韩国在核心设备与材料上依赖进口，对国内企业构成供应链风险 [2]

行业发展趋势 - 半导体产业链加速向封装技术领域倾斜，先进封装与键合技术成为突破关键环节并被视为产业下一阶段增长引擎 [1] - 混合键合、无助焊剂键合等技术成熟推动3D封装、异构集成向高密度、高可靠性方向突破 [1] - 纳米银烧结等新型材料加速落地解决传统键合材料热膨胀系数匹配难题 [1] 市场驱动力与前景 - 5G、AI、汽车电子等领域对芯片散热效率、信号传输速度提出更高要求，在摩尔定律趋缓背景下，先进封装成为提升算力性价比的重要路径 [1] - 预计到2027年全球先进封装市场规模将达650亿美元，混合键合技术增速最快 [1] - 2026年先进封装有望超越传统封装成为主流技术 [1] 国内产业现状 - 国内企业正从中低端市场切入HBM、功率半导体等高端赛道，但关键设备与材料仍依赖ASM Pacific等国际厂商 [1] 相关投资工具 - 集成电路ETF（159546）跟踪集成电路指数（932087），该指数选取涉及半导体设计、晶圆制造、封装测试及材料设备等业务的上市公司证券 [1] - 该指数具有突出的技术引领性和产业成长性特征，能够有效表征集成电路行业的发展态势 [1]

HBM制造的核心挑战 - 高带宽内存是人工智能的关键推动因素，但也是最难制造的模块之一，制造商需应对多层芯片堆叠、芯片翘曲以及产品生命周期从两年缩短至一年等挑战[2] - 最严峻的挑战来自于硅通孔和微凸点尺寸及间距的不断缩小，良率取决于每一代缺陷的快速检出，随着数千个互连线必须完美加工，缺陷数量激增，将检测工具推向极限[2] - HBM利用更多数据路径实现高带宽，其凸点间距远小于传统球栅阵列，HBM3E凸点间距为30至20微米，HBM4可能缩小到10微米[2] 芯片堆叠与晶圆减薄技术 - 为在单片晶圆高度内堆叠16个芯片，每片晶圆背面必须大幅减薄至20微米，生产过程采用背面检测技术以确保300毫米晶圆的平整度[4] - 随着晶圆厚度减薄，翘曲问题日益严重，HBM公司开始考虑晶圆间键合，因为减薄后晶圆级处理比芯片级处理更容易[4] - 三大HBM芯片制造商SK海力士、三星和美光正在评估向混合键合技术的必然转变，混合-混合键合是实现过渡的一种可能方式[4] 微凸点制造与缺陷挑战 - 凸点高度不一致（共面性差）是影响良率、可靠性和性能的负面因素，可能导致机械应力、互连疲劳或热循环失效[4] - 制造过程中未被检测到的潜在缺陷会导致接触不良，降低信号完整性、供电能力和可靠性，错位会导致倒装芯片键合过程中出现开路和短路[4] - 微凸点在构建HBM结构中起关键作用，既是芯片间互连，也是芯片与中介层或基板间的互连，需要高度均匀、对准正确且无缺陷[8] 检测技术与方法演进 - 集成电路制造商通常专注于在电镀步骤之后、回流焊步骤之前识别问题，共焦激光检测因能克服粗糙金属表面反射的测量噪声而优于白光检测[5] - 采用多台不同角度相机构建3D凸点图像，共面性对堆叠工艺至关重要，必须严格控制平面度[7] - 芯片制造商正优化3D检测方法，自动光学检测可提供凸点高度和共面性数据，X射线检测工具适合测量隐藏的凸点特征，声学检测工具用于识别金属互连中的空洞[9] 键合工艺与良率管理 - 三星和美光采用非导电薄膜热压键合来键合微凸点，而SK海力士采用回流焊注塑成型底部填充方法，大规模回流焊是最成熟且成本最低的方式[9] - 热压焊和反向激光辅助键合是对传统大规模回流焊的改进，能更好地控制翘曲，但热压焊的可扩展性可能不如大规模回流焊工艺[9] - 在可接受的时间内表征和消除缺陷需要结合人类专业知识和人工智能数据处理，混合键合互连密度提高导致误差容限降低，检测铜-铜焊盘界面处的颗粒或微孔隙成为挑战[10] 技术过渡与未来方向 - 从铜柱凸点制造到混合键合的过渡取决于凸点尺寸缩小带来的限制以及前端晶圆键合的易实现性，具备前端制造能力的存储器制造商实施晶圆键合的难度较小[11] - 微凸点技术的成本低于混合键合，但前提是当凸点尺寸缩小到20微米以下时良率能够保持稳定，10微米以下时面临电镀均匀性和焊料回流焊性能不稳定等限制[10] - 向HBM4过渡的挑战包括将铜微凸点缩小到10微米、决定从微凸点迁移到混合键合的时机与方法，以及选择最佳方法分析来自自动化检测的大量数据流[13] 缺陷分析与优化措施 - 微凸点存在多种缺陷，包括焊盘错位、焊料颈缩、焊头凹陷和局部裂纹，最大挑战是在合理时间内分析数千张图像以检测和控制数千个微凸点[13] - 焊料挤出缺陷是由于焊膏用量过多、回流焊温度曲线不当或阻焊层覆盖不足造成的，优化措施包括优化焊膏用量控制、调整回流焊温度曲线和确保阻焊层覆盖良好[14] - 焊盘错位缺陷是由于芯片贴装对准不当、PCB翘曲或钢网设计误差造成，应采用高精度贴装技术、确保PCB平整度并使用精确的钢网对准来保证焊料沉积一致性[14]

诉讼事件概述 - Adeia公司向美国德克萨斯州西区地方法院提起两起专利侵权诉讼，指控AMD芯片侵犯其专利 [2] - 诉讼涉及十项专利，其中七项涵盖混合键合技术，三项与先进逻辑和存储器制造工艺节点相关 [2] - 诉讼于11月3日宣布，是在双方多年授权谈判失败后提起的，AMD尚未对此置评 [2] 涉诉技术与产品 - 被指控侵权的混合键合技术是AMD 3D V-Cache设计的核心，该技术赋予Ryzen X3D处理器卓越的游戏性能和服务器级缓存密度 [2] - 该技术摒弃传统焊球连接，将铜和介电层直接熔合在芯片之间，形成微米级间距的连接，使每个Zen计算芯片能堆叠64MB的SRAM [2] - 该技术采用了台积电的SoIC工艺系列，能够实现超高密度3D集成 [2] 诉讼方背景与主张 - Adeia公司从Xperi分拆出来，声称拥有大量键合和互连知识产权，其DBI和ZiBond技术已授权给存储器、CMOS图像传感器和3D NAND等领域的主要厂商 [3] - Adeia声称AMD产品"广泛应用"了其专利概念，并断言其专利技术对AMD的成功"做出了巨大贡献" [3] 行业影响与潜在后果 - 混合键合技术可能成为下一阶段芯片微缩的基础，性能提升重点将从晶体管密度转移到垂直集成 [3] - AMD路线图高度依赖堆叠式设计，用于Ryzen处理器、EPYC处理器及未来将计算、内存和I/O分层集成的加速器 [3] - 案件可能决定在堆叠式设计中，知识产权持有者与代工厂之间的权益划分 [3] - AMD及其代工厂合作伙伴预计会通过专利审判和上诉委员会的双方审查程序对专利提出质疑 [4] - 如果专利得到支持，案件可能为专有键合方法和代工厂特定实施方案之间划定新界限，影响未来所有混合键合处理器的许可估值方式 [4] 案件预期走向 - 鉴于eBay诉MercExchange案后的判例，此类专利案件的禁令很少获得批准，预计AMD产品近期不会受影响 [3] - 更紧迫的问题是Adeia的诉讼请求能否经受住早期程序考验，这些考验往往在审判前就决定案件结果 [3] - 尽管达成和解仍是最可能结果，但裁决将影响未来许可交易的估值方式 [4]

文章核心观点 - HBM芯片是AI计算的标配，其技术发展正从主流的热压键合转向更具革命性的混合键合技术 [2] - 混合键合技术通过铜-铜直接键合实现更紧密的芯片互联，相比TCB技术，其互连密度提高15倍，速度提升11.9倍，带宽密度可实现191倍，能效性能提升超过100倍，且每互连成本低10倍 [9][10] - 尽管混合键合设备目前面临量产挑战和高成本问题，但其被视为HBM技术发展的必然方向，设备厂商竞争激烈，市场规模预计将持续增长 [12][29] 技术演进路径 - 芯片键合技术路径为：标准倒装芯片 → 助焊剂型TCB → 无助焊剂TCB → 铜-铜直接键合→混合键合，混合键合是技术路线的最终目标 [6] - 当HBM芯片堆叠层数超过16层时，传统的TCB凸点结构会显著影响良率并限制互联密度，混合键合技术可解决此瓶颈 [2] - Yole预测到2030年混合键合设备市场将增长至3.97亿美元 [6] 混合键合技术优势 - 相比TCB技术，混合键合能将HBM堆栈温度降低20% [9] - 混合键合技术无需凸点，直接在DRAM芯片之间进行铜-铜直接键合，从而实现更紧密的芯片互联 [2] - Besi数据显示混合键合每互连成本比TCB低10倍，尽管需要更高的基础设施投入 [9][10] 市场前景与预测 - Besi预测到2030年混合键合设备的累计装机量将在960至2000台之间，比2024年预测高出7% [12] - 到2029年，HBM4/5预计将占据高达68%的市场份额，成为主导技术 [15] - Besi预计到2030年混合键合市场规模将达到12亿欧元 [29] 主要设备厂商竞争格局 - 荷兰Besi在混合键合市场地位稳固，2025年上半年其混合键合业务营收较2024年上半年翻了一倍多，并与应用材料结盟共同开发集成式混合键合系统 [21] - 韩国韩美半导体在HBM3E的12层生产用TC键合机市场占据超过90%份额，已投资1000亿韩元建设混合键合机工厂，目标2027年底商业化 [23][24] - 韩国韩华半导体已完成第二代混合键合机开发，直接挑战韩美半导体，今年赢得了SK海力士价值约805亿韩元的TC键合机订单 [25] - LG电子通过国家项目进军混合键合设备市场，目标2028年完成概念验证，2030年实现全面商业化 [25] - 中国公司拓荆科技和青禾晶元也在混合键合设备领域有所布局，青禾晶元推出了全球首台C2W&W2W双模式混合键合设备 [29] 应用驱动场景 - 低情景驱动因素为逻辑芯片应用，包括AMD、英特尔和博通开发的AI ASIC、高端PC/笔记本电脑CPU的SoIC等 [15] - 中情景驱动因素为内存和共同封装光学应用，所有领先厂商都在评估混合键合与TCB用于HBM4，混合键合的HBM5堆栈预计将在2026年出现 [15] - 高情景驱动因素包括智能眼镜、微显示器、传感器和智能手机等新兴应用 [19] - 英伟达推出的CPO技术网络交换机产品采用了台积电的COUPE技术，该技术使用混合键合来组装3D光子学小芯片 [16]

全球DRAM市场竞争格局 - SK海力士连续两个季度位居全球DRAM市场榜首 第二季度市场份额达39.5% 较第一季度36.9%提升2.6个百分点 [2] - 三星电子DRAM市场份额从第一季度34.4%下滑至第二季度33.3% 与SK海力士差距扩大至6.2个百分点 [2] - SK海力士第二季度DRAM营收达122.26亿美元 较三星电子的103亿美元高出19.26亿美元 为1992年以来首次有厂商超越三星 [2] HBM技术竞争态势 - SK海力士在HBM4质量测试阶段领先 计划本月向NVIDIA提交12层样品 预计9月完成2025年上半年供应合同 [3][4] - 三星电子HBM4测试进度落后约两个月 面临供应量和价格谈判能力削弱的风险 [3][4] - 三星电子采用4纳米工艺制造HBM4逻辑芯片 宣称解决发热和良率问题 性能优于采用台积电12纳米工艺的SK海力士和采用12纳米级DRAM工艺的美光 [5] HBM定制化趋势 - 微软、英伟达、博通等科技巨头要求定制HBM SK海力士已与三家达成定制供应协议并开始设计 [5] - 美光科技确认行业向定制化HBM发展 计划布局个性化产品 [6] - SK海力士宣布从HBM4E开始转向定制化 与台积电合作采用先进逻辑工艺 首批产品预计2025年下半年问世 [6] DDR4市场意外回暖 - 三大原厂计划2025年底停产DDR4导致供应短缺 DDR4 16Gb 3200现货价格达16美元 是DDR5价格的2.6倍 [7] - 三星和SK海力士将DDR4生产期限延长至2026年 因完全折旧生产线使DDR4利润率高于DDR5 [8] - 南亚科技等较小厂商同步延长DDR4生产 旧款芯片价格飙升至下一代产品水平 [8] 通用DRAM产能结构性紧张 - HBM生产占用晶圆产能 三星和SK海力士第三季度为HBM4样品投入每月1-2万片晶圆 导致通用DRAM产能下降 [10] - Omdia上调DRAM价格预测：服务器用64GB DDR5从255美元升至276美元 移动端8GB DDR5从18.7美元升至19.2美元 PC用16GB DDR5从44.7美元升至46.5美元 [11] - HBM低良率需增加晶圆投入 叠加设备投资集中于HBM 导致通用DRAM面临结构性供应制约 [10][11] 半导体设备技术升级 - SK海力士首次引进High NA EUV量产设备（ASML EXE:5200B） 分辨率比现有EUV提高40% 集成度提升2.9倍 [13][14] - 混合键合技术成为HBM竞争焦点 三星计划2025年用于HBM4 SK海力士拟用于HBM4E 性能可提升一倍以上 [14] - 应用材料收购Besi公司9%股份 韩系设备商（韩美半导体、韩华、LG电子）积极布局混合键合设备国产化 [15][16] 行业技术演进方向 - HBM技术向系统级整合发展 SK海力士将基础裸片代工交由台积电 标志DRAM厂商主导能力减弱 [18] - HBM制造需多方协同 涉及逻辑工艺、堆叠技术和封装技术的跨界整合 [18] - 技术迭代节奏加速 定制化HBM、混合键合和新型存储架构成为竞争核心 [18]