行业与公司 * 行业：AI计算互连技术，特别是硅光子和光学互连领域[3] * 涉及公司：台积电 (TSMC)、英伟达 (NVIDIA)、Lightmatter、Celestial AI (Marvell)、Ayar Labs、Ranovus[14][54][63][65][69][75] 核心观点与论据：技术趋势与驱动力 * 在AI计算时代，传统铜互连在功耗、延迟和布线拥堵方面面临挑战，行业正转向光学互连[3] * 光学信号通过光纤传输损耗极低，可实现数太比特每秒的带宽，同时显著降低每比特能量 (pJ/bit) 和延迟 (ns)[4] * 台积电在其CoWoS平台路线图中指出，光学互连技术将创新推向电信号极限之外，为大型AI系统实现超低延迟和高可扩展架构[5] 核心观点与论据：封装架构演进 * 台积电CoWoS平台进入异构集成新阶段，在单一封装内结合HBM内存、高性能GPU和光学引擎[14] * 光学引擎在芯片间创建高速通信通道，缓解封装基板内的布线拥堵[15] * 光学引擎产品主要分为共封装光学 (CPO) 和近封装光学 (NPO) 两种架构[17] * CPO将光学引擎与交换ASIC直接集成在同一封装内，实现最短互连距离和最高能效[17] * NPO将光学引擎作为可插拔模块实现，保持了CPO约80%的能效，同时提高了可维护性[18][21] * CPO互连距离通常小于5厘米，可降低超过50%的功耗[19] * NPO的模块化架构允许单独更换故障光学模块，降低了封装复杂性并提高了可制造性[20][24] 核心观点与论据：技术平台与组件 * 硅光子技术是光学互连发展的核心[23] * 台积电将65纳米光子集成电路与先进节点电子集成电路集成，形成统一的光学引擎架构[23] * 该集成使用SoIC混合键合，实现极高精度的晶圆级封装[25] * COUPE平台通过使用微透镜增强光耦合效率，未来目标为超表面透镜[25] * 光纤阵列单元正从1D结构向2D结构演进[25] * UV固化树脂作为光学键合材料至关重要，其光学和机械性能直接影响耦合效率和长期可靠性[26] * 台积电结合SoIC-X和COUPE技术，实现±0.5 µm的光学对准精度[33] * 热管理通过石墨烯散热器、热界面材料和热电模块的协同设计解决[33][36] * 在1.6 Tb/s应用中，硅光子光学引擎功耗可降至5-9 W，相比传统约30 W的解决方案节省约30 W[37] 核心观点与论据：发展路线图与应用场景 * **2025年**：推出1.6 Tb/s可插拔光学模块，归类为NPO[39] * **2026-2027年**：在AI交换机和集群中部署CPO，结合CoWoS和COUPE技术，达到6.4 Tb/s带宽[40] * **2028年之后**：光学I/O直接集成到GPU/CPU封装中，利用CoWoS、SoIC和光学芯粒等3D封装技术，实现超过12.8 Tb/s的互连带宽[41] * 能效目标：从>10 pJ/b (2025可插拔) 提升至5~10 pJ/b (2026-2027 CPO)，再到~5 pJ/b (2028+ 光学I/O)[42] 核心观点与论据：新兴参与者与技术创新 * **英伟达 (NVIDIA)**：在ISSCC 2026上展示“中介层上的光学”架构，通过3D集成和混合键合将7纳米电子IC与65纳米硅光子芯片堆叠，缩短光学引擎与计算核心距离[54] * **英伟达 (NVIDIA)**：使用微环谐振器作为调制器、复用器和滤波器，在1310纳米波段配置九个环（八个数据通道，一个时钟），通道间隔约200 GHz以减少串扰[55][56] * **英伟达 (NVIDIA)**：提出专用前向时钟通道，通过带通滤波和注入锁定技术实现信号稳定，实现更低延迟和更高能效[57] * **英伟达 (NVIDIA)**：强调使用多个稳定光学通道，而非在单一通道上追求极高速度，有助于控制功耗并降低制造复杂性[58] * **Lightmatter**：其Passage 3D光学互连平台在单一封装内集成密集波分复用与CPO，单根光纤可承载多达16个波长，提供极高带宽密度和低功耗数据传输[63] * **Celestial AI (Marvell)**：其光子结构平台使用锗硅电吸收调制器，避免了马赫-曾德尔调制器和微环调制器的热调谐限制，可在不同温度条件下实现更稳定的光学互连性能[65][66] * **Ayar Labs**：专注于将光学I/O直接集成到先进封装和ASIC架构中，其TeraPHY光学I/O引擎使用CPO技术替代传统铜互连[69] * **Ayar Labs**：在2026年3月完成5亿美元E轮融资，以扩大高产量制造和测试能力[70] * **Ranovus**：其Odin系列共封装光学模块可将功耗降至传统光学模块的三分之一，同时将尺寸和成本缩小至传统解决方案的约十分之一[75] * **Ranovus**：其Odin平台使用多波长DWDM光学引擎，允许单个光学接口承载多个高速通道，显著提高带宽密度[76] 核心观点与论据：测试与量产挑战 * 光学互连技术的测试在行业内仍缺乏完全标准化的流程[47] * 大多数测试设置依赖于多轴主动对准或被动对准技术来连接光纤与光子器件[47] * 光纤连接的处理和光学测量仪器的校准在很大程度上仍未标准化，许多工作流程依赖于定制设置和手动干预，限制了可扩展性和吞吐量[48] * 要实现真正的高产量制造，必须开发和集成多项关键能力，包括光学探针与现有电测试平台的深度集成、支持自动化和高通量的测试基础设施、保持亚微米光学耦合精度的先进对准技术，以及支持光子器件晶圆级和封装级验证的新测试方法[48] * 需要开发已知良好光学引擎测试流程，在光学引擎与SoC器件集成前，对其功能、性能和可靠性进行全面验证[49] * 测试策略需要向协同优化的电光测试框架发展，结合半导体测试方法和精密光学测量技术[50] 核心观点与论据：材料与可靠性要求 * FAU-光学引擎键合需要高粘合强度和低应力，以确保长期对准稳定性[84] * 光学性能要求高透明度、低吸收率和折射率匹配，以实现低插入损耗[84] * 热机械性能要求低热膨胀系数、低收缩率 (<1%) 和适中的弹性模量，以吸收热应力并防止光学轴偏移或端面开裂[84] * 可靠性要求包括耐热性 (-40 ~ 125 °C)、耐湿性 (85 °C / 85% RH) 和抗黄变[84] * 新兴材料平台，包括III-V族异质集成、2D材料和薄膜铌酸锂，正在为下一代光子器件开辟新的可能性[91] 结论与展望 * 光学互连正从实验室研究逐步转向大规模商业部署，成为未来AI和高性能计算系统的重要基础[88] * 通过CoWoS、SoIC和COUPE等先进封装技术，以及通过混合键合将PIC和EIC集成为统一的光学引擎，台积电为封装级光学互连奠定了关键基础[88] * 从NPO到CPO，最终到将光学I/O直接集成到处理器核心，这一技术轨迹代表了后摩尔时代的新计算基础[93] * 随着行业合作深化和资本投资加速，光学互连有望成为未来几年扩展AI训练和推理基础设施的关键使能技术[94]