行业与公司 * 行业：AI计算互连技术，特别是硅光子和光学互连领域[3] * 涉及公司：台积电 (TSMC)、英伟达 (NVIDIA)、Lightmatter、Celestial AI (Marvell)、Ayar Labs、Ranovus[14][54][63][65][69][75] 核心观点与论据：技术趋势与驱动力 * 在AI计算时代，传统铜互连在功耗、延迟和布线拥堵方面面临挑战，行业正转向光学互连[3] * 光学信号通过光纤传输损耗极低，可实现数太比特每秒的带宽，同时显著降低每比特能量 (pJ/bit) 和延迟 (ns)[4] * 台积电在其CoWoS平台路线图中指出，光学互连技术将创新推向电信号极限之外，为大型AI系统实现超低延迟和高可扩展架构[5] 核心观点与论据：封装架构演进 * 台积电CoWoS平台进入异构集成新阶段，在单一封装内结合HBM内存、高性能GPU和光学引擎[14] * 光学引擎在芯片间创建高速通信通道，缓解封装基板内的布线拥堵[15] * 光学引擎产品主要分为共封装光学 (CPO) 和近封装光学 (NPO) 两种架构[17] * CPO将光学引擎与交换ASIC直接集成在同一封装内，实现最短互连距离和最高能效[17] * NPO将光学引擎作为可插拔模块实现，保持了CPO约80%的能效，同时提高了可维护性[18][21] * CPO互连距离通常小于5厘米，可降低超过50%的功耗[19] * NPO的模块化架构允许单独更换故障光学模块，降低了封装复杂性并提高了可制造性[20][24] 核心观点与论据：技术平台与组件 * 硅光子技术是光学互连发展的核心[23] * 台积电将65纳米光子集成电路与先进节点电子集成电路集成，形成统一的光学引擎架构[23] * 该集成使用SoIC混合键合，实现极高精度的晶圆级封装[25] * COUPE平台通过使用微透镜增强光耦合效率，未来目标为超表面透镜[25] * 光纤阵列单元正从1D结构向2D结构演进[25] * UV固化树脂作为光学键合材料至关重要，其光学和机械性能直接影响耦合效率和长期可靠性[26] * 台积电结合SoIC-X和COUPE技术，实现±0.5 µm的光学对准精度[33] * 热管理通过石墨烯散热器、热界面材料和热电模块的协同设计解决[33][36] * 在1.6 Tb/s应用中，硅光子光学引擎功耗可降至5-9 W，相比传统约30 W的解决方案节省约30 W[37] 核心观点与论据：发展路线图与应用场景 * **2025年**：推出1.6 Tb/s可插拔光学模块，归类为NPO[39] * **2026-2027年**：在AI交换机和集群中部署CPO，结合CoWoS和COUPE技术，达到6.4 Tb/s带宽[40] * **2028年之后**：光学I/O直接集成到GPU/CPU封装中，利用CoWoS、SoIC和光学芯粒等3D封装技术，实现超过12.8 Tb/s的互连带宽[41] * 能效目标：从>10 pJ/b (2025可插拔) 提升至5~10 pJ/b (2026-2027 CPO)，再到~5 pJ/b (2028+ 光学I/O)[42] 核心观点与论据：新兴参与者与技术创新 * **英伟达 (NVIDIA)**：在ISSCC 2026上展示“中介层上的光学”架构，通过3D集成和混合键合将7纳米电子IC与65纳米硅光子芯片堆叠，缩短光学引擎与计算核心距离[54] * **英伟达 (NVIDIA)**：使用微环谐振器作为调制器、复用器和滤波器，在1310纳米波段配置九个环（八个数据通道，一个时钟），通道间隔约200 GHz以减少串扰[55][56] * **英伟达 (NVIDIA)**：提出专用前向时钟通道，通过带通滤波和注入锁定技术实现信号稳定，实现更低延迟和更高能效[57] * **英伟达 (NVIDIA)**：强调使用多个稳定光学通道，而非在单一通道上追求极高速度，有助于控制功耗并降低制造复杂性[58] * **Lightmatter**：其Passage 3D光学互连平台在单一封装内集成密集波分复用与CPO，单根光纤可承载多达16个波长，提供极高带宽密度和低功耗数据传输[63] * **Celestial AI (Marvell)**：其光子结构平台使用锗硅电吸收调制器，避免了马赫-曾德尔调制器和微环调制器的热调谐限制，可在不同温度条件下实现更稳定的光学互连性能[65][66] * **Ayar Labs**：专注于将光学I/O直接集成到先进封装和ASIC架构中，其TeraPHY光学I/O引擎使用CPO技术替代传统铜互连[69] * **Ayar Labs**：在2026年3月完成5亿美元E轮融资，以扩大高产量制造和测试能力[70] * **Ranovus**：其Odin系列共封装光学模块可将功耗降至传统光学模块的三分之一，同时将尺寸和成本缩小至传统解决方案的约十分之一[75] * **Ranovus**：其Odin平台使用多波长DWDM光学引擎，允许单个光学接口承载多个高速通道，显著提高带宽密度[76] 核心观点与论据：测试与量产挑战 * 光学互连技术的测试在行业内仍缺乏完全标准化的流程[47] * 大多数测试设置依赖于多轴主动对准或被动对准技术来连接光纤与光子器件[47] * 光纤连接的处理和光学测量仪器的校准在很大程度上仍未标准化，许多工作流程依赖于定制设置和手动干预，限制了可扩展性和吞吐量[48] * 要实现真正的高产量制造，必须开发和集成多项关键能力，包括光学探针与现有电测试平台的深度集成、支持自动化和高通量的测试基础设施、保持亚微米光学耦合精度的先进对准技术，以及支持光子器件晶圆级和封装级验证的新测试方法[48] * 需要开发已知良好光学引擎测试流程，在光学引擎与SoC器件集成前，对其功能、性能和可靠性进行全面验证[49] * 测试策略需要向协同优化的电光测试框架发展，结合半导体测试方法和精密光学测量技术[50] 核心观点与论据：材料与可靠性要求 * FAU-光学引擎键合需要高粘合强度和低应力，以确保长期对准稳定性[84] * 光学性能要求高透明度、低吸收率和折射率匹配，以实现低插入损耗[84] * 热机械性能要求低热膨胀系数、低收缩率 (<1%) 和适中的弹性模量，以吸收热应力并防止光学轴偏移或端面开裂[84] * 可靠性要求包括耐热性 (-40 ~ 125 °C)、耐湿性 (85 °C / 85% RH) 和抗黄变[84] * 新兴材料平台，包括III-V族异质集成、2D材料和薄膜铌酸锂，正在为下一代光子器件开辟新的可能性[91] 结论与展望 * 光学互连正从实验室研究逐步转向大规模商业部署，成为未来AI和高性能计算系统的重要基础[88] * 通过CoWoS、SoIC和COUPE等先进封装技术，以及通过混合键合将PIC和EIC集成为统一的光学引擎，台积电为封装级光学互连奠定了关键基础[88] * 从NPO到CPO，最终到将光学I/O直接集成到处理器核心，这一技术轨迹代表了后摩尔时代的新计算基础[93] * 随着行业合作深化和资本投资加速，光学互连有望成为未来几年扩展AI训练和推理基础设施的关键使能技术[94]

TSMC及先进封装行业研究报告关键要点 涉及的公司与行业 * 公司：**台积电**，股票代码2330.TW，评级为“增持”，目标价NT$2400.0 [1] * 行业：**半导体制造与先进封装**，特别是用于AI加速器、GPU和CPU的2.5D/3D封装技术（如CoWoS、SoIC、CoPoS） [3][5][8] * 相关公司：**NVIDIA、AMD、Broadcom、Google、Amazon、Microsoft、Meta、Apple**等主要AI芯片设计公司和云服务提供商，以及**ASE、Amkor**等OSAT厂商 [3][5][6][7][10][11][13] 核心观点与论据 1. 台积电产能预测上调，结构增长动力强劲 * 公司预计台积电CoWoS产能将在2026年底/2027年底/2028年底分别达到**115K/155K/175K wfpm** [3] * 非台积电的CoWoS产能预计将在2027年底/2028年底缓慢爬升至**~25K/35K wfpm** [3] * SoIC产能预期大幅上调，预计在2027年底/2028年底达到**35K/65K wfpm**，以反映2nm级AI ASIC和硅光子/CPO采用带来的需求增长 [3] * 投资观点：预计台积电结构性增长动力将保持强劲，先进制程供应紧张，AI计算需求进一步将N3/N2产能紧张状态延长至2027年 [32] * 公司预计2026/2027财年美元营收增长约**35%/30%**，由N3强劲增长和先进封装持续走强驱动 [32] 2. 主要客户CoWoS需求与预测调整 * **NVIDIA**：将2026年CoWoS预测下调**4%**（现为每年**675K**片晶圆），反映Blackwell出货量增加（**5.8M**单位，此前为4.3M）和Rubin爬坡放缓（**2.2M**单位，此前为2.8M），主要因HBM4供应问题 [3] * 2026年整体GPU出货量预计仍将同比增长**34%**，达到**8.3M**单位 [3] * 2027年CoWoS预测上调**3%**，所有Rubin Ultra GPU预计采用每中介层**2颗芯片**的配置 [3] * **Broadcom**：将2026/2027年CoWoS预测大幅上调至**250K/400K**，主要因TPU单位出货量上升 [5] * 预计TPU出货量在2026/2027年将达到**4.3M/6.9M**单位 [5] * **AMD**：将2026年CoWoS预测小幅下调（**77K** vs. 此前90K），2027年预测不变，因MI450存在延迟（包括2nm顶芯片重新流片和HBM4表征挑战） [5] * **Trainium 3** (AWS/Alchip)：将2026年CoWoS预测下调**13%**，但将2027年预测上调**19%**，因需求更高但2026年第二季度量产爬坡略有推迟 [5] * 预计生命周期总出货量将达到**4.4M**单位 [5] * **MediaTek**：2026/2027年CoWoS预测为**18K/60K**片晶圆，对应**0.4M/1.5M** TPU v8x单位 [5] 3. 先进封装技术路线图与演进 * **CoPoS**：台积电和ASE正在推进CoPoS的工程工作，试产线可能在2026年上半年就绪 [8] * 预计在**2028年**被采用（最早可能是NVIDIA Feynman的某些版本），并最终取代用于大型AI加速器封装的CoWoS [8] * **CoWoP**：由NVIDIA主导的简化CoWoS封装结构的方案正在并行推进 [8] * 关键优势包括更优雅的封装设计、更高的信号完整性、更好的热性能以及更低的测试时间 [8] * 可能在2026年底/2027年上半年使用CoWoP对Rubin/Rubin Ultra 2-die解决方案进行小批量试产 [8] * **SoIC**：预计多个AI加速器（TPU v9、Trainium 4、未来几代Meta MTIA和Open AI ASIC，以及某些版本的NVDA GPU）可能从**2028年**开始使用SoIC封装 [3] * **未来产品技术选择**： * NVIDIA Feynman (2028E) 高端版本可能使用台积电的**A16**制程节点并利用**3D SoIC**封装技术，基础版本可能使用**N2P**制程节点和**2.5D**封装 [3][4] * Google的TPUv9设计团队似乎在研究两个竞争设计：Broadcom的Pumafish（基于3D SoIC和台积电CoWoS-L）和MediaTek的Humufish（使用台积电3D SoIC，但2.5D封装转向Intel EMIB-T） [5] 4. 外包趋势与OSAT厂商机会 * 鉴于台积电CoWoS产能已相当饱和，且指示性客户需求仍比供应高**15-20%**，预计OSAT厂商在多个CPU/加速器项目上的参与度将提高 [5] * **ASE**：预计将在2026年下半年开始支持AMD Venice和NVDA Vera CPU项目，如果认证成功，可能在2027年进入Trn3和TPU项目 [6] * **Amkor**：预计早期合作将从NVDA GB10、Windows ARM CPU、Vera CPU和Broadcom Tomahawk 6交换芯片开始 [6] * **Intel EMIB**：预计MediaTek的TPUv9 (Humufish)项目可能是第一个AI ASIC量产项目，如果与大封装尺寸和众多硅桥集成相关的技术挑战得到解决，量产更可能在**2028年** [6] 5. 整体CoWoS需求与市场动态 * 整体CoWoS消耗量预计将从2025年的**652K**片晶圆/年，增长至2026年的**1,165K**和2027年的**1,850K**片晶圆/年 [10] * 同比增长率预计在2026年为**79%**，2027年为**59%** [10] * 台积电在总CoWoS消耗量中的份额预计将从2025年的**97%**（632K/652K）下降至2027年的**88%**（1,630K/1,850K），表明外包比例上升 [10] 6. 其他重要产品与市场动态 * **Apple WMCM**：预计所有高端iPhone 18型号将在2026年下半年使用WMCM，预计2026/2027年消耗**368K/691K**片晶圆，对应**74M/138M**部iPhone [11] * **其他ASIC**：2026年未看到其他AI ASIC项目有显著爬坡，MTIA量测预测仍然相当疲软，MAIA 200的初期接受度好于预期，预计2027年将强劲爬坡 [5] * **风险**：关键下行风险包括：关于AI资本支出增长周期持续时间的争论，以及2026年下半年疲软的PC/智能手机需求可能带来的任何负面影响 [34] 其他重要但可能被忽略的内容 * **Vera CPU**：预计也将消耗大量CoWoS和2.5D封装产能，大部分产量可能在2027年转向ASE [5] * **AMD Venice CPU**：可能在2026年下半年和2027年消耗大量CoWoS和2.5D封装产能，这可能是2027年AMD CoWoS消耗量的一个增长来源 [5] * **Co-package Optics**：在台积电的COUPE平台下，也将是SoIC需求的增量驱动因素，因为台积电将使用SoIC进行EIC-PIC集成 [3] * **产能瓶颈**：2027年CoWoS预测可能保守，若NVIDIA能够确保足够数量的其他瓶颈组件（N3P晶圆、HBM4），未来几个季度预测可能上调 [3]

摩根士丹利大中华区半导体行业电话会议纪要要点 一、 涉及的行业与公司 * **行业**： 全球及大中华区半导体行业，特别是AI GPU/TPU、晶圆代工、先进封装、存储芯片、半导体设备与材料[1][3][7] * **核心关注公司**： 台积电、联发科、以及利基型存储芯片公司（如旺宏、兆易创新等）[1][7] * **覆盖公司范围**： 报告详细覆盖了晶圆代工、存储、封测、IDM、半导体设备/材料、以及无晶圆厂设计公司等多个细分领域的数十家上市公司，包括台积电、联电、中芯国际、日月光、旺宏、兆易创新、联发科、世芯-KY、智原等[8][9][10][63] 二、 核心观点与论据 1. 行业整体观点与投资主题 * **行业观点**： 亚太地区半导体行业展望为“具吸引力”[6] * **长期需求驱动力**： AI[7] * **核心投资组合**： * **超配**： AI相关：台积电、中芯国际、信骅、联发科、世芯-KY、智原、京元电子、日月光、帆宣、ASMPT、AllRing[7] * **超配**： 存储（转向高度选择性）： 旺宏、爱普、兆易创新[7] * **超配**： 中国半导体/设备： 北方华创、中微公司、环旭电子、中芯国际[7] * **主要风险**： * **科技通胀**： 预计“价格弹性”将影响科技产品需求。晶圆、封测和存储成本上升将在2026年为芯片设计公司带来更多利润压力[7] * **AI 挤占效应**： 除了需求疲软（AI替代部分人力工作），半导体供应链也优先保障AI芯片而非非AI芯片，例如T-Glass和存储芯片短缺[7] * **中国 AI**： DeepSeek 激发了推理AI需求，但国产GPU是否足够？DeepSeek 已展示出更便宜的推理成本。然而，英伟达H200（若有）的出货可能会稀释国产GPU供应链的份额[7] 2. 台积电深度分析 * **财务预测**： * **2026年第一季度**： 预计营收为1120亿美元（摩根士丹利预估），毛利率64.0%，每股收益21.07新台币[13] * **2026年第二季度**： 营收可能环比增长5-10%，毛利率64-65%[12][14] * **2026年全年**： 预计营收1201亿美元，毛利率64.2%[13] * **情景分析**： * **基准情景**（概率60%）： 第二季度美元营收环比增长5-10%，毛利率64-65%，全年资本支出位于520-560亿美元区间的高端，股价潜在上涨1-2%[14] * **乐观情景**（概率25%）： 营收环比增长>10%，毛利率>65%，资本支出上调至560-600亿美元，股价上涨3-5%[14] * **悲观情景**（概率15%）： 营收环比增长<5%，毛利率<63%，资本支出位于520-560亿美元区间的低端，股价下跌6-8%[14] * **先进封装与CoWoS需求**： * **竞争**： 台积电CoWoS可支持最多9.5倍光罩尺寸，或每片晶圆4颗芯片；英特尔EMIB若能执行良好，可轻松支持更大芯片（>12倍光罩尺寸）[15][17] * **客户需求强劲**： 基于已公布的AI芯片功耗部署，推算出台积电CoWoS和先进制程的长期需求。例如，英伟达10GW项目隐含生命周期需要40.9万片CoWoS晶圆和26万片2/3nm晶圆[20] * **产能扩张**： 鉴于AI需求持续强劲，台积电可能到2027年将CoWoS产能扩大至每月16.5万片[22]。预计2025年CoWoS和SoIC产能翻倍，并持续至2026年[27] * **客户分配变化**： 2026年CoWoS产能分配预计将发生显著变化，英伟达份额预计从2025年的62%微降至60%，但总量从42.5万片增至87.5万片；博通份额从12%增至20%，总量从8.2万片增至29万片[29] * **AI芯片晶圆消耗与市场规模**： * 2026年AI计算芯片的晶圆消耗金额可能达到260亿美元，其中英伟占主导地位[31][33] * 2026年，仅英伟达B300、Rubin R200和H200三款产品预计将贡献约151亿美元的晶圆营收[33] * **技术节点需求与产能规划**： * **需求拆分**： 报告详细拆分了台积电4/5nm、3nm、2nm等先进制程的客户需求构成[44][46][50] * **产能扩张**： 列出了台积电在全球（台湾、美国、日本、德国）的前端晶圆厂和先进封装厂的详细扩张计划、技术节点和产能规划[51][53][56] * **资本支出领先**： 台积电的资本支出在晶圆代工行业处于领先地位，由强劲的先进制程晶圆需求驱动[54][57] 3. 存储芯片市场 * **利基型存储偏好**： 报告给出了对旧制程存储芯片的偏好排序，超配旺宏、爱普、兆易创新和力积电；对华邦电和南亚科给予平配[63] * **存储股作为领先指标**： 存储股股价是逻辑半导体股的领先指标[64]。过去三年，SK海力士的股价峰值同比变化领先于台积电[66][69] * **细分市场展望**： * **NAND闪存**： AI存储需求导致NAND短缺[70] * **NOR闪存**： 预计供应短缺将持续至2026年[70] * **DDR4**： 短缺情况将持续至2026年下半年[77]。DDR4 16Gb的现货与合约价差图表显示了供应紧张[83] 4. 全球AI半导体供需分析 * **需求驱动与限制**： * **驱动因素**： 杀手级应用、竞争、主权AI[87] * **增长限制**： 预算、能源（在美国）、芯片产能（在中国）、监管[87] * **半导体解决方案**： 摩尔定律、CoWoS/SoIC、HBM、CPO、定制芯片、GaN HVDC 800V[87] * **增长前景**： * **边缘AI vs. 云端AI**： 边缘AI芯片增速可能略快于云端[88] * **推理 vs. 训练**： 在云端AI中，推理AI芯片的增长将超过训练AI芯片[89] * **定制ASIC vs. AI GPU**： 定制AI芯片的增长将超过通用AI GPU[89] * **增长率预测**： 边缘AI半导体（2023-2030年）CAGR为22%；推理AI半导体CAGR为68%；定制AI半导体CAGR为65%[94] * **市场规模预测**： * **云资本支出**： 摩根士丹利云资本支出追踪器估计，2026年仅全球前十大上市CSP的资本支出就将达到近6320亿美元（不含主权AI）[95]。英伟达CEO估计全球云资本支出将在2028年达到1万亿美元（含主权AI）[97] * **半导体行业**： 得益于云端AI，全球半导体行业市场规模可能在2030年达到1万亿美元[100]。基于供应链数据的牛市假设是，云端AI半导体市场规模可能在2025年增长至2350亿美元[102] * **CSP资本健康度**： 资本支出与EBITDA的比率自2024年以来有所上升，资本支出强度也在迅速增加[106] * **推理需求跟踪**： 每月处理的Token数量可追踪AI推理需求[109]。OpenAI的年化收入运行率图表显示了增长[111] * **英伟达GB200/300出货**： 台积电预计在2025年生产700-800万颗GPU芯片，全年NVL72机柜出货量预计达到6-7万台[117][120] * **定制芯片趋势**： 即使有英伟达强大的AI GPU，CSP仍需要定制芯片[121]。报告给出了AWS Trainium和Google TPU等ASIC的出货量预测[124][126]。Google TPU的出货量预计将与英伟达GPU保持同步[129] 5. 中国AI GPU与生态系统 * **市场增长**： 预计中国AI GPU市场规模将在2030年增长至670亿美元[139][142] * **自给率目标**： 预计到2030年，中国AI芯片自给率将达到76%（510亿美元 / 670亿美元）[145] * **需求强劲**： 中国AI芯片需求日益增长，字节跳动等公司的Token使用量激增表明需求旺盛[149][151] * **供应链脱钩**： 展示了中美AI芯片价值链的对比，指出AI计算的“脱钩”[154] * **关键争论点**： * 中国能否大规模供应有竞争力的AI GPU？[158] * 需求：中国AI GPU市场能有多大？[158] * 如何评估中国AI GPU的商业价值？[158] * **基础设施与技术差距**： 中国的基建实力缩小了与美国的技术差距感知。通过芯片、系统、基础设施九个因素的比较，以及华为云集群等案例进行了说明[159][162] * **代工能力**： 中芯国际的制程路线图显示，N+2（7nm）是2025年国内AI芯片生产的关键节点，随后是2026年的N+3（5nm）节点[166] * **瓶颈**： 半导体设备和EDA软件可能是中国扩大先进制程产能的关键瓶颈[168] * **情景分析**： 报告对中国AI GPU发展的牛市/基准/熊市情景进行了分析，考虑了国内需求、代工供应和地缘政治风险等因素[171][172] * **主要参与者**： 列出了中国AI加速器领域的“十强”公司，包括华为、寒武纪、海光信息等，并提供了产品、节点、代工厂来源等信息[173] * **成本与性能分析**： * **性价比**： 由于价格显著更低，国产芯片在单位美元性能上表现更强[176]。国产AI加速器与英伟达中国特供产品的性能规格对比显示，国产芯片在部分指标上接近或达到实用水平[191] * **能效**： 英伟达的尖端产品在代际上仍领先于中国AI半导体，但由于出口管制无法向中国发货[186]。GB300的每瓦Token性能可能是H200的50倍[186] * **推理经济性**： 在AI大模型推理方面，国产芯片拥有更低的总拥有成本（TCO）和可比的单Token成本[193] 三、 其他重要信息 * **估值比较**： 报告提供了涵盖晶圆代工、封测、存储、IDM、半导体设备、无晶圆厂设计等众多公司的详细估值比较表，包括股价、目标价、市盈率、每股收益增长率、净资产收益率、市净率等关键指标[9][10] * **HBM需求**： 2026年HBM消耗量预计高达320亿Gb（约31.5亿GB）[36][40]。英伟达在2026年仍将消耗大部分HBM供应[37]。详细表格列出了各AI芯片厂商的HBM需求，预计2026年总需求达31,542百万Gb[39] * **风险披露**： 报告包含了大量的合规声明、分析师认证、利益冲突披露、评级定义和全球股票评级分布等信息[195]至[229]。例如，截至2026年3月31日，摩根士丹利在多家覆盖公司中持有不低于1%的普通股[200]

涉及的公司与行业 * 公司：台积电 (TSMC) [1] * 行业：半导体制造、先进封装 (CoWoS, SoIC, CoPoS) [3][7] * 其他相关公司：英伟达 (NVDA)、超微半导体 (AMD)、博通 (Broadcom)、亚马逊/安谋 (AWS/Alchip)、联发科 (MediaTek)、日月光 (ASE)、安靠 (Amkor) 等 [3][4][5] 核心观点与论据 **1 台积电先进封装产能预测上修** * 上调CoWoS产能预测，预计到2026年底/2027年底/2028年底，台积电CoWoS产能将分别达到115K/155K/175K wfpm [3] * 非台积电CoWoS产能预计到2027年底/2028年底将缓慢提升至约25K/35K wfpm [3] * 大幅上调SoIC产能预期，预计到2027年底/2028年底将达到35K/65K wfpm，以反映2纳米级AI-ASIC和硅光/CPO应用带来的需求增长 [3] * CoPoS (面板级封装) 可能是2028年及以后产能扩张的重点，但目前尚未纳入预测，因技术仍处于工程和试产阶段 [3] **2 英伟达 (NVDA) 需求预测调整** * 将2026年英伟达CoWoS需求预测下调4%至每年675K片晶圆，反映Blackwell出货量上调 (580万颗，此前为430万颗) 和Rubin因HBM4供应问题而上量放缓 (220万颗，此前为280万颗) [3] * 总体GPU出货量预计仍将同比增长34%至830万颗，增速快于此前预期 [3] * 将2027年英伟达CoWoS需求预测上调3%，并假设所有Rubin Ultra GPU采用每中介层2颗芯片的配置 [3] * 预计每封装4颗芯片将成为主流方案，但每封装2颗或4颗芯片的选择对基于晶圆上芯片的CoWoS产能分配影响不大 [3] * 采用每中介层2颗芯片的方案可能因更高良率而对GPU芯片产出更有效率 (每CoWoS晶圆约10颗芯片，与Rubin类似) [3] * 2027年CoWoS预测可能偏保守，若英伟达能确保足够数量的其他瓶颈组件 (N3P晶圆、HBM4)，未来几个季度可能上调 [3] **3 博通 (Broadcom) CoWoS需求预测大幅上修** * 将博通2026/2027年CoWoS预测大幅上修至250K/400K片晶圆，主要源于TPU芯片单位出货量的上行 [4] * 预计TPU出货量在2026/2027年将达到430万/690万颗，博通的Ironwood (TPUv7) 和Sunfish (TPUv8ax) 因客户外部需求增加而有显著上行空间 [4] * 维持对联发科 (MediaTek) 的预测：2026E/2027E为18K/60K片CoWoS晶圆，对应40万/150万颗TPU v8x (Zebrafish) 芯片 [4] * 对于TPUv9，谷歌设计团队似乎在并行推进两个竞争设计：博通的Pumafish (基于3D SoIC和台积电CoWoS-L) 和联发科的Humufish (使用台积电3D SoIC，但2.5D封装转向英特尔EMIB-T) [4] * 联发科的项目风险更高，因其采用了多项前沿技术，包括：300G级Serdes规格、英特尔EMIB封装执行无AI加速器多嵌入式硅桥先例、以及3D SoIC封装设计在短设计窗口内需完成多颗计算和I/O芯片的流片 [4] **4 其他主要客户需求预测更新** * **Trainium3 (Trn3)**：将2026年CoWoS预测下调13%，但将2027年预测上调19%，以反映需求更高但量产时间略有推迟至2026年第二季度，预计生命周期总出货量达440万颗，略高于此前预期 [4] * **超微半导体 (AMD)**：将2026年CoWoS预测从90K轻微下调至77K，主要因MI450在台积电遇到延迟 (包括2纳米顶芯片重新流片和HBM4特性表征挑战)，2027年预测维持不变 [4] * **Meta MTIA**：MTIA量产预测仍然相当疲弱，2027年供应链准备也不温不火 [4] * **微软 MAIA**：MAIA 200初期接受度好于预期，当前预测显示2027年将强劲增长 [4] **5 先进封装技术路线图** * **CoPoS**：台积电和日月光正在进行CoPoS工程研发，试产线可能在2026年上半年准备就绪，目标是在2026年底前敲定工艺流程和设备清单 [7] * CoPoS预计将在2028年采用 (最早可能是英伟达Feynman的某些版本)，并最终将取代用于大尺寸AI加速器封装的CoWoS [7] * **CoWoP**：英伟达主导的简化CoWoS封装结构的努力正在并行推进，关键优势包括：更优雅的封装设计可完全消除基板层、从而提高信号完整性、更好的热性能、以及更低的测试时间 [7] * CoWoP的量产时间尚不确定，预计将在2026年底/2027年上半年使用CoWoP对Rubin/Rubin Ultra 2-die方案进行小批量试产，然后再决定是否大规模量产 [7] * **Feynman (英伟达 2028E)**：高端版本可能使用台积电A16工艺节点并利用3D SoIC封装技术堆叠多颗逻辑芯片，基础版本可能使用台积电N2P工艺节点和2-die-on-interposer配置的2.5D封装，产品组合决策可能取决于台积电A16工艺和3D SoIC堆叠的成熟度 [3][4] **6 外包 (OSAT) 趋势与英特尔EMIB** * 鉴于台积电CoWoS产能已相当紧张，且指示性客户需求仍比供应高15-20%，多个CPU/加速器项目与OSAT的合作程度很高 [4] * 预计日月光将在2026年下半年开始支持AMD Venice和英伟达Vera CPU项目，如果认证成功，可能在2027年进入Trn3和TPU项目 [5] * 预计安靠的早期合作将从英伟达GB10、Windows ARM CPU项目、Vera CPU和博通Tomahawk 6交换芯片开始 [5] * 对于英特尔EMIB，联发科的TPUv9 (Humufish) 项目可能是首个AI ASIC量产项目，若与大封装尺寸和众多硅桥集成相关的技术挑战得以解决，量产更可能在2028年 [5] 其他重要内容 **1 产能与需求数据摘要** * **总体CoWoS消耗**：预计将从2023年的134K片晶圆/年增长至2026E的1,165K和2027E的1,850K片晶圆/年，同比增长率分别为79%和59% [9] * **英伟达CoWoS消耗**：预计将从2023年的70K增长至2026E的675K和2027E的1,000K片晶圆/年 [9] * **博通CoWoS消耗**：预计将从2023年的40K增长至2026E的250K和2027E的400K片晶圆/年 [9] * **AMD CoWoS消耗**：预计将从2023年的10K增长至2026E的77K和2027E的120K片晶圆/年 [9] * **台积电WMCM产能**：预计2026E为375K片晶圆/年，2027E为705K片晶圆/年，主要用于2026年下半年所有高端iPhone 18机型 (预计7400万部) [10] **2 投资论点与估值** * 对台积电给予 **增持 (Overweight)** 评级，目标价 **2400新台币** (截至2026年4月8日股价为1950新台币) [1][25] * 投资论点：预计台积电结构性增长动力将保持强劲，先进制程供应紧张，近期AI计算需求上行进一步将N3/N2产能紧张状态延续至2027年 [25] * 预计2026年第一季度/第二季度毛利率将超预期 (~67%)，受N3/N5产能利用率>100%、高优先级晶圆需求及ASP溢价、类似定价、跨厂优化和新台币疲软支撑 [25] * 预计2026/2027财年美元营收增长约35%/30%，由N3强劲增长和先进封装持续强势驱动 [25] * 目标价基于约20倍12个月远期市盈率，高于台积电五年历史平均市盈率 [26] **3 风险提示** * 关键下行风险包括：(1) 关于AI资本支出增长周期持续时间的争论；(2) 2026年下半年疲弱的PC/智能手机需求可能带来的任何负面影响 [27]

行业投资评级 * 报告未明确给出行业投资评级 [1][2][3][4][5][6][7][8][9][10][11][12][14][15][16][17][18][19][20][22][23][27][28][29][30][31][32][33][34][35][36][37][38][39][40][41][42][43][44][45][46] 核心观点 * 先进封装已从配套环节升级为决定AI算力上限的关键变量，其演进方向明确为大尺寸、高HBM堆叠、高热流密度 [2] * 伴随CoWoS向超大尺寸迭代，行业核心矛盾已从产能约束转向热管理与翘曲控制，热-机械耦合成为规模化量产的核心制约 [3] * 碳化硅（SiC）凭借其高热导率、高刚性及与硅芯片匹配的热膨胀系数（CTE），成为破解上述瓶颈的关键材料，有望以热扩散层、热承载层等非核心层角色切入先进封装 [4] 根据相关目录分别总结 一、CoWoS 热管理问题凸显，SiC 衬底或为下一阶段方案 1.1 CoWoS 正在进入大尺寸、高 HBM、高热流密度阶段 * TSMC规划2026年推出5.5倍光罩尺寸过渡版本，2027年实现9.5倍光罩尺寸CoWoS规模化量产，单封装有效面积接近8,000mm² [2][11] * 9.5倍光罩尺寸CoWoS可支持4颗3D堆叠芯片系统、12层及以上HBM与多颗逻辑芯片的高密度集成，精准匹配AI大模型对内存容量与互联带宽的指数级需求 [2][11] * TSMC同步推出的SoW-X晶圆级系统集成方案，可实现40倍于当前CoWoS的计算能力，计划2027年同步量产 [2][14] * TSMC的技术路线与NVIDIA下一代AI芯片（如采用CoWoS-L封装的Rubin Ultra）规划高度印证，确立大尺寸、高带宽、高功耗密度为未来2-3年高端封装的核心竞争维度 [2][16] 1.2 CoWoS 的瓶颈正在从产能转向热管理+翘曲控制 * TSMC研发的110×110mm² CoWoS-R方案可集成4颗SoC与12颗HBM，但翘曲控制已成为紧迫挑战 [3][17] * 超大尺寸封装下，芯片、中介层与基板间热膨胀系数（CTE）失配加剧，易引发剧烈翘曲、开路、锡球破裂、层间分层等可靠性问题 [3][22] * 高端AI封装高度集成，单颗HBM或逻辑芯片损坏即可导致整颗报废，良率波动带来显著成本损失（例如，良率每下降1%对应数万美元级硬件成本损失） [3][22] * 行业竞争逻辑从性能指标比拼转向系统级解决方案竞争，热阻控制、翘曲抑制、组装良率成为新阶段关键“卡脖子”环节 [3][22][27] 1.3 SiC 具备材料优势，有望从热管理层切入 * 4H-SiC热导率达370-490 W/m·K，远高于传统硅中介层（约150 W/m·K）与有机RDL基板（约0.2-0.5 W/m·K） [4][28] * SiC的CTE（约4.0×10⁻⁶/K）与硅芯片（约2.6×10⁻⁶/K）高度匹配，且具有高杨氏模量（约400-450 GPa），能有效抑制翘曲形变、降低热应力 [28][30] * 在数千瓦级功耗、局部热点超150℃的应用场景中，SiC可作为热扩散层、热承载层或结构支撑层，构建低热阻、高刚性、CTE适配的功能梯度结构，提升装配良率与长期可靠性 [4][29] * SiC的导入位置预计在热界面材料周边的非核心层，而非替代现有的硅或有机主互连层，以充分发挥其材料优势并降低工艺适配难度 [30][33][34] 二、相关标的 * SiC衬底及设备相关公司包括：天岳先进、晶升股份、宇晶股份、扬杰科技、华润微、三安光电等 [5][35]

文章核心观点 AI基础设施竞赛的胜负关键已从算法先进性转向对关键零部件产能的争夺，整个供应链正经历前所未有的产能紧张，多个关键环节的产能已被提前锁定至2027-2028年，这构成了全面的供应链危机 [1][3] 一、台积电CoWoS先进封装产能瓶颈 - CoWoS是AI芯片生产中最严重的瓶颈之一，产能扩张速度远跟不上需求 [4] - 台积电CoWoS产能从2024年底的每月3.5万片晶圆增长至2025年底的8万片（涨幅超过一倍），2026年底目标为11.5万至13万片，2027年预计达14.5万片 [4] - Nvidia一家就锁定了台积电2025-2026年超过60%的CoWoS总产能，产能已售罄至2026年底并持续预订到2027年，Google的TPU也因CoWoS产能不足而未达预期 [4] - 台积电正通过建设新设施（如嘉义、台南的AP7、AP8及亚利桑那州产能）和外包部分工序来应对，但2026-2027年的紧张局面难缓解 [4][5] - 根据JPM报告，整体CoWoS年消耗量预计从2023年的134k片晶圆增长至2027年的1850k片晶圆，年增长率从2024年的161%逐步降至2027年的59% [7] 二、台积电N3与N2晶圆制造产能争夺 - 台积电的N3（3nm）和N2（2nm）制程是晶圆制造的瓶颈 [8] - 2026年，AI相关需求已占据接近60%的N3产能，到2027年预计将占据86%，几乎完全挤出智能手机和CPU订单 [8] - 所有主要AI加速器（Nvidia Rubin、Google TPU v7/v8、AWS Trainium 3、AMD MI350X）在2026年集中向N3迁移，造成前所未有的产能压力，主要客户的先进制程产能已被预订到2027-2028年 [8] - 台积电N2制程于2025年第四季度量产，初始产能为每月9万至10万片晶圆，Apple已锁定2026-2027年超过50%的早期N2产能 [9] - 台积电N3的利用率在2026年和2027年预计保持在120%和110%以上，通过超额排产榨取产能 [9] 三、高带宽内存（HBM）产能完全锁定 - HBM是所有瓶颈中最严重的环节，三大厂商（SK Hynix、Samsung、Micron）的2026年HBM产能已完全售罄，订单已排到2027-2028年 [12] - 主要云厂商和GPU巨头通过长期合同锁定了100%的2026年HBM4产能，极端短缺预计到2028年才会缓解 [12] - HBM价格飙升：HBM3E模块售价约60-100美元，而同等容量DDR5 DRAM仅需5-10美元；HBM3E的2026年合同价格上涨近20%；普通DRAM合同价格在2026年第一季度飙升90-95%后，第二季度预计再涨58-63% [13] - HBM产能挤压普通DRAM：HBM与DDR5晶圆产能转换比为3:1，2026年HBM占据约23%的DRAM晶圆产能 [13] - OpenAI的Stargate项目与Samsung和SK Hynix签署意向书，将供应每月90万片DRAM晶圆，预计消耗全球DRAM产出的40% [14] 四、Lumentum的EML激光器供应短缺 - Lumentum控制全球50-60%的EML（电吸收调制激光器）供应，目前供应短缺约30%，所有产能被长期协议锁定至2027年 [16] - Coherent的订单与出货量之比（Book-to-bill）超过4:1 [16] - 2026年3月，Nvidia对Lumentum和Coherent进行了20亿美元的战略投资，包括多年供应协议和产能权利 [16] - Lumentum 2026财年第二季度营收6.655亿美元，同比增长65%；第三季度指引接近8亿美元，同比增长近85%；非GAAP运营利润率扩大至25.2%，毛利率从2024年的30%多提升至42.5% [16] - 技术路线方面，Lumentum在2026年3月推出了1.6T DR4 OSFP可插拔收发器，行业正向1.6T过渡，并已在开发3.2 Tbps收发器 [17] 五、ABF基板材料供应紧张 - ABF是Ajinomoto开发的半导体层间绝缘材料，在高端AI服务器和HPC级FC-BGA基板中占据主导地位，市场份额常被引用为96% [18] - AI芯片迭代推动基板尺寸和层数增加，导致ABF基板供应在2026年迅速收紧，覆铜板交付周期已延长至24周或更长，基板价格每季度上涨3-7% [18][19] - 主要基板制造商大规模扩产：Ibiden批准了2026-2028财年总计约5000亿日元（33亿美元）的资本支出计划；Unimicron将2026年资本支出提高至创纪录的340亿新台币 [19] - 2026年3月，英国基金Palliser Capital成为Ajinomoto前25大股东之一，并要求ABF材料价格上涨超过30% [20] 六、变压器供应危机 - 美国近半数计划于2026年上线的数据中心项目面临延迟或取消风险，约12 GW容量中仅约5 GW（约三分之一）在积极建设 [23] - 高功率变压器交付周期从2020年前的24-30个月延长至2026年的长达5年，而AI数据中心部署周期通常在18个月以内 [23] - 现代AI数据中心功耗可超过100 MW每设施，部分园区目标达1 GW集群；Micron在新加坡的晶圆厂可能需要500台变压器，超过任何单一制造商年产量的两倍以上 [23] - 美国对中国供应链依赖度高：从中国进口的高功率变压器从2022年的不到1500台跃升至2025年的8000多台 [24] 七、燃气轮机成为新瓶颈 - 燃气轮机从订购到收货需要6年，到2028年后的近期建设窗口将无法再下新订单 [25] - 相对于2019年，燃气轮机价格预计到2026年底将上涨195% [26] - 主要科技公司大举投资天然气发电：Microsoft宣布建设70亿美元的天然气发电厂，初始发电量2500 MW；Google合作建设933 MW天然气发电厂；Meta在路易斯安那州投资270亿美元建设总计超7.46 GW的天然气发电设施 [26][27] 八、T-Glass玻璃纤维布短缺 - T-Glass是PCB制造的关键材料，其短缺正在扼制CoWoS基板的供应，即使有晶圆和封装产能，基板材料短缺也会限制最终产出 [29] - 覆铜板的交付周期已延长至关键细分市场的24周或更长，基板价格持续每季度上涨3-7% [30]

文章核心观点 - AI数据中心需求爆炸式增长，推动服务器主板向更高性能、更低能耗和更高可靠性发展，这导致核心组件（GPU、AI加速器、CPU）演变为更庞大、更热、更复杂的多芯片系统[1] - 系统的关键性能（带宽、延迟、功耗、可靠性）越来越由先进封装技术决定，而非芯片本身[1] - 行业正处在一个技术岔路口，存在四条不同的先进封装发展路径，它们将影响系统划分和供应链，设计人员需在早期就做出封装决策[3] - 没有单一的赢家技术，四种路径将共存并服务于不同的市场领域，公司需要根据产品定位和风险承受能力进行多元化布局[24][26] 先进封装技术发展路径对比 - **路径一：扩展CoWoS** - 当前主流技术，基于硅中介层，用于大多数旗舰AI加速器和高端网络ASIC，成熟且低风险[8] - 主要限制：中介层尺寸受光罩曝光面积限制，主流CoWoS-S方案最大约2700平方毫米；几何形状导致晶圆利用率低，仅约三分之二理论晶圆面积可转化为高质量中介层[8] - 功能卓越但资本密集、产能有限，面临产量、成本和交付进度的挑战[9] - **路径二：过渡到CoPoS** - CoWoS的面板级扇出演化版本，使用矩形面板（约300x300毫米至500x500毫米）替代圆形晶圆[11] - 核心优势：面积利用率高，死区面积远小于晶圆，对于超大型封装可带来更低的每平方毫米成本[11] - 权衡之处：成熟度较低，需要新工具和材料，良率学习曲线长。试点线预计本十年中期，大规模生产预计本十年末期，属于中期选择[13] - **路径三：推出玻璃芯面板基板** - 基板行业升级方向，玻璃芯材具有尺寸稳定性好、翘曲低、介电损耗低等优点，目标线宽/间距缩小至微米级[15] - 应用场景：可减少或消除对单独硅中介层的需求；支持构建超大型封装；启用封装级低损耗高频路径[16][17][18] - 并非免费升级，需要新工艺和处理方式，预计首先应用于高端、高带宽系统，随后逐步推广[18] - **路径四：采用CoWoP技术** - 最具颠覆性方案，将芯片/中介层直接连接到高密度PCB上，省去有机封装基板[19][20] - 实现条件：需要PCB具备超高密度互连（线宽/间距15-20微米）、多次层压及严格的翘曲和热膨胀系数控制[22] - 潜在优势：减少层数和组装步骤，缩短芯片到系统路径，将价值转移至PCB制造商[22] - 当前风险：整合了多个高难度挑战，目前更接近概念和早期演示阶段，属于长期选择[22] 技术路径选择与市场应用 - **市场细分与共存**：四种技术路径将共存，服务于不同市场[24] - **CoWoS**：作为降低进度和技术风险的默认选择，用于旗舰AI加速器和高端网络ASIC[25] - **CoPoS**：待面板级流程验证后，对超大型、高带宽封装具有吸引力[25] - **玻璃芯面板**：作为基板升级，可补充或部分取代硅中介层[26] - **CoWoP**：待超高密度PCB技术成熟后，可能为批量系统提供简化、经济高效的途径[26] - **公司多元化布局策略**： - 产品堆栈顶端（如旗舰产品）在面板方案成熟前仍使用CoWoS[26] - 中端加速器和专用芯片可更早迁移至CoPoS或玻璃芯基板，这些场景对封装成本敏感度高于绝对互连密度[26] - 边缘AI、消费电子和汽车产品，待PCB生态系统支持后，可探索CoWoP类流程以利用更简组装和更薄堆叠[26] 设计团队实用指南 - **接口设计保持灵活性**：设计应同时支持基于中介层和面板级基板，避免工艺专属假设[28] - **早期模拟多种堆叠方案**：对CoWoS、CoPoS、玻璃芯和CoWoP进行系统级分析，以识别可行方案和潜在瓶颈[28] - **建立广泛供应链关系**：与晶圆代工厂、OSAT、基板商、面板厂、PCB供应商等广泛合作，以获取产能和早期信息，保持技术路线图灵活性[28]

文章核心观点 - 半导体行业的竞争焦点正从追求单一工艺节点的晶体管密度，转向谁能将来自不同来源的异质硅片最佳地集成到单一封装产品中，即先进封装技术成为新的战略制高点[4] - 英特尔在先进封装领域（特别是其Foveros 3D封装技术）已取得全球领先地位，这构成了其在制程技术落后背景下的潜在结构性优势，并已获得英伟达等关键客户的认可[1][43] - 通过采用芯粒（Chiplet）设计和混合键合等先进封装技术，可以显著提升芯片良率、降低设计制造成本、实现功能模块的最佳工艺节点选择，并增强供应链韧性[7][25][28] 行业范式转变：从制程竞赛到系统集成 - 传统上，半导体行业以晶体管密度和制程节点为衡量标准，但现代复杂芯片（如CPU、GPU、I/O控制器）对晶体管特性需求各异，单一先进节点制造整颗芯片成本过高，在3nm制程下设计一颗芯片的成本超过5亿美元[3] - 行业新范式是基于芯粒的异构集成，将不同功能模块拆分，各自采用最适合的工艺节点制造，再通过先进封装技术集成，类似用不同材料（钢材、木材）建造房屋，在保证性能的同时优化成本[3][7] - 先进封装市场正在快速增长，2024年市场规模为460亿美元，预计到2030年将达到794亿美元，年复合增长率为9.4%，其中高性能封装细分市场增速最快，年复合增长率达23%[1][37] 英特尔的核心封装技术：Foveros 演进与优势 - 英特尔的Foveros 3D封装技术自2018年以来已发展五代，互连密度提升30倍，能效提高3倍，其最新一代Foveros Direct采用铜-铜混合键合技术[11] - Foveros Direct 第一代（预计2026年上半年量产）键合间距为9微米，互连密度超过每平方毫米12,000个连接，每比特能耗低于0.05皮焦耳，已接近芯片内互连（约0.1皮焦耳/比特）的性能水平[1][9][15] - 与传统的微凸点键合相比，铜-铜混合键合的热阻降低了约65%（从约4.2 mm²·K/W降至约1.2 mm²·K/W），有助于解决3D堆叠的散热难题[18] - 除了高性能的Foveros Direct，公司还提供成本优化变体Foveros-R和Foveros-B，以及用于2.5D封装的EMIB技术，后者成本比台积电的CoWoS低30-40%[12][15][27] 产品验证：混合架构的现实应用 - Panther Lake处理器（计划2025年底出货）是混合架构理念的体现，在一个封装内集成了来自两家代工厂（英特尔和台积电）四个不同工艺节点的芯粒，包括英特尔18A的计算模块、英特尔3的小GPU、台积电N3E的大GPU以及台积电N6的平台控制器[19][20] - 在Panther Lake中，超过70%的芯片面积由英特尔自主研发，这与前几代产品不同，小型GPU采用英特尔3工艺可作为其代工厂GPU制造的学习平台[22] - 即将推出的服务器处理器Clearwater Forest（计划2026年上半年量产）将芯粒逻辑发挥到极致，采用17个芯粒（12个计算芯粒、3个基础芯粒、2个I/O芯粒）通过Foveros Direct集成，每个芯粒可单独测试以提升总体良率[26] 芯粒与先进封装的经济性优势 - 采用小面积芯粒可大幅提升良率并降低成本，例如在缺陷率为0.1%/mm²的假设下，50 mm²芯粒的良率约为95.1%，而达到光罩极限的800 mm²单芯片良率仅为约44.9%，意味着超过55%的硅片被浪费[25][26] - 在5nm工艺下，对于800 mm²的单芯片系统级芯片，缺陷成本占总制造成本的50%以上，而芯粒设计可将设计成本分摊到可重用的模块上，使芯片成本在考虑封装开销前降低25-50%[25][27] - 模块化设计允许I/O等模块在不同产品代际间复用，GPU等计算模块也可在同一封装平台上灵活配置，提高了设计灵活性和复用性，如AMD的MI300系列所示[27] 竞争格局：英特尔、台积电与三星 - 根据Yole Group数据，英特尔在2024年先进封装营收排名全球第一[1] - 台积电在产能和量产时间上领先，其CoWoS产能预计在2025年底达到每月8万片，目标2026年底达每月13万片；其SoIC-X混合键合技术自2022年已开始量产，领先英特尔约3-4年[32][33] - 三星在3D混合键合逻辑芯片商用化方面落后，尚未推出商用产品，其代工厂市场份额仅为5.9%，远低于台积电的35.3%[33] - 英特尔的核心优势在于其作为集成器件制造商的独特定位：能够自主设计芯片、进行晶圆制造、拥有广泛的封装组合、为外部代工厂芯片提供封装服务，并运营美国唯一的高产能3D封装工厂（新墨西哥州Fab 9，投资超35亿美元）[32][36][43] 市场需求与客户认可 - 市场对先进封装需求旺盛，台积电的CoWoS产能已完全排满至2026年[1][36] - 英伟达已承诺向英特尔投资50亿美元（相当于4-5%股权），专注于封装合作，共同开发系统级芯片，计划在2027年末或2028年初交付[1][36] - 其他主要客户还包括微软、谷歌、Meta和特斯拉，它们均与英特尔在先进封装方面有合作或订单[36] - 由英特尔发起的UCIe（通用芯粒互连）标准拥有超100家支持者，其3.0版本传输速率达64 GT/s，促进了芯粒生态的开放，使封装服务独立于代工厂成为可能[36] 未来产品路线图 - Clearwater Forest：计划2026年上半年量产，采用英特尔18A、英特尔3、英特尔7三种工艺，17个芯粒，Foveros Direct + EMIB封装，能效相比第二代至强处理器提升3.5倍[31][41] - Panther Lake：计划2026年推出，采用四工艺节点、两家代工厂，Foveros-S 2.5D封装，NPU算力达50 TOPS[41] - Diamond Rapids：目标2026年中后期推出，采用英特尔18A工艺，最多192个性能核心，支持PCIe 6.0和CXL 3.0[39][41] - Nova Lake：计划2026年下半年推出，计算模块采用台积电N2工艺，表明英特尔将继续混合代工厂模式[39][41] - 与英伟达合作的系统级芯片：计划2027年末/2028年初交付，价值50亿美元的交易主要聚焦封装[41]

Rubin Ultra芯片设计调整 - 市场传闻Rubin Ultra的4-die原生封装方案可能因制造难题而取消或调整，工程团队正根据实际情况务实调整实现路径，而非死磕原方案 [1] - 具体方案可能从原生4-die改为2+2配置，但最终方案尚未确定，从系统层面看，只要最终交付的计算系统规格不变，对云服务商影响不大 [2] - 核心逻辑在于Rubin Ultra要实现的目标未变，只是实现方式可能有调整 [3] 硬件产业链价值重分配 - 若从4-die原生方案改为2-die模块再组装，先进封装环节（如超大CoWoS）的复杂度和定价权压力会减轻 [4] - 更多集成工作将转移到PCB和模块设计等板级集成环节，其重要性相对提升 [4] - 系统架构层面的重点将更多放在托盘和机架级的系统集成与扩展上，而非单纯追求封装级的单体规模 [4] - 只要计算托盘规格和机架数量不变，系统部署与互连规模不会缩减，下游硬件需求是结构性重新分配而非整体萎缩 [5] AI驱动的基础设施需求持续强劲 - AI爆发带动了全产业链需求，从电力、内存到CPU、光纤、光模块原材料乃至变压器均出现供应紧张或超级周期 [6] - 野村证券研究显示，追踪的吉瓦级数据中心项目从30余个增至40余个，样本总数从130余个增至240余个，预示2026至2030年AI硬件需求将持续增长 [7] - 预计2026年、2027年新建数据中心需求分别为27吉瓦和28吉瓦，远高于2025年的7吉瓦 [7] - 2026年、2027年CoWoS晶圆需求预计将因此分别新增45万片和60万片 [7] 全球数据中心建设规划 - 北美及全球数据中心建设如火如荼，多家科技巨头与运营商公布了吉瓦级建设计划 [8] - 主要项目包括：OpenAI与英伟达计划10GW并部署数百万颗Rubin芯片，OpenAI与博通计划10GW用于ASIC，软银计划10GW，谷歌计划6.2GW，OpenAI与AMD计划6GW，CoreWeave与英伟达计划2030年前超5GW等 [9] - 其他重要项目涉及Meta、微软、AWS、Adani、Reliance等公司在全球多地的吉瓦级投资 [9] 数据中心容量与芯片需求预测 - 预测数据显示，新增数据中心容量部署将从2025年的7.05吉瓦大幅增长至2026年的26.67吉瓦和2027年的28.48吉瓦，随后逐步回落 [10] - 需求结构优化，云服务商占比提升，未上市企业占比下降 [7] - 基于芯片功耗与机架功率模型推算，假设2024-2026年全部采用GB300芯片，则2025、2026年隐含芯片需求分别为197.7万片和747.9万片，隐含CoWoS需求分别为12.4万片和46.7万片 [10] - 假设2027-2030年全部采用VR芯片，则2027-2030年隐含芯片需求分别为539.4万、404.4万、319.8万、134.2万片，隐含CoWoS需求分别为59.9万、44.9万、35.5万、14.9万片 [10]

全球晶圆代工2.0市场概览 - 市场定义扩展为“晶圆代工2.0”，不仅包括纯晶圆代工厂，还涵盖非存储器IDM、外包半导体封装测试（OSAT）公司以及光掩模供应商[1] - 全球晶圆代工2.0市场收入在2025年达到3200亿美元，同比增长16%[1][2] - 增长主要受AI GPU与AI ASIC需求驱动，需求横跨先进制程与先进封装，带动整个半导体价值链同步受惠[2] 台积电的市场表现与竞争优势 - 台积电2025年全年营收同比增长36%，在整体晶圆代工2.0市场占据38%的市场份额[1][3] - 公司增长由先进工艺和封装技术对AI芯片的持续需求推动，年收入同比增长26%[1] - 像CoWoS这样的先进封装技术正成为核心竞争优势，并将成为影响台积电2026年业绩的关键因素[1] - 台积电是Foundry 2.0最主要的成长引擎，其先进制程优势进一步带动先进封装需求同步扩张[3] 先进封装成为关键增长领域 - 先进封装已从成本或良率议题，转变为牵动芯片效能、系统整合与量产速度的核心能力[3] - 市场预估2026年全球先进封装产能可望同比增长约80%，CoWoS-S与CoWoS-L将持续成为扩产重点[2] - 随着产业由Foundry 1.0走向Foundry 2.0，半导体厂商的竞争力愈来愈取决于能否整合晶圆制造、封装、测试与相关供应链资源[3] - 封装测试的重要性快速提升，先进封装正式从配角走向主战场[4] 三星电子的竞争策略与进展 - 三星电子去年营收在晶圆代工2.0市场同比增长仅为2%，市场份额为4%[1] - 公司已设定目标，计划在2030年前完成1纳米半导体工艺的研发并实现量产，旨在与台积电展开全面技术竞争[5][6] - 1纳米工艺将引入名为“叉形片层”的新型结构，以在相同芯片区域内放置更多元件[5][6] - 三星电子在2022年率先在全球3纳米工艺中采用GAA元件，并正对其先进的2纳米工艺进行多项改进[6][7] - 公司去年与特斯拉签订了价值165亿美元的2纳米人工智能芯片供应合同，预计2027年起在美国泰勒的新晶圆厂投产[7] - 市场对4纳米工艺的需求依然相对强劲，有助于维持价格稳定，公司有望在2纳米工艺量产后在AI和移动领域获得高价值订单[1] 行业趋势与供应链动态 - AI带动的不再只是前段晶圆代工需求，而是整个半导体价值链同步受惠[2] - 先进制程与先进封装形成双引擎，半导体产业正转向更强调系统整合与供应链协同的Foundry 2.0新架构[4] - 在台积电相关产能仍相对吃紧下，日月光/矽品与Amkor等OSAT业者已承接部分外溢订单，尤其来自AI应用的需求最为明显[3] - 随着AI客户提前布局产能，整体封测厂的成长能见度较过去明显提高，2026年先进封装将成为半导体供应链最重要的扩产战场之一[3]