行业与公司 * 行业专注于高性能计算（HPC）和人工智能（AI）加速器领域的先进封装与共封装光学（CPO）技术[4][7][34] * 公司为台积电（TSMC） 专注于其3DFabric®先进封装技术平台 包括CoWoS®和COUPE光学引擎[5][7][13][34] 核心观点与论据 * CoWoS®是用于异构Chiplet集成的重要2.5D封装技术平台 其互连中介层（Interposer）尺寸持续增大以支持更高性能 从2016年的1.5倍光罩尺寸（约1245mm²）发展到2027年规划的9.5倍光罩尺寸（约7885mm²） 并支持从4颗HBM2内存发展到≥12颗HBM4E内存[7][8][11] * COUPE（紧凑型通用光子引擎）基于TSMC-SoIC®堆叠技术开发 将电子集成电路（EIC）与光子集成电路（PIC）集成 具有小尺寸 高能效和优异性能的特点 其测量显示净插入损耗（IL）为零 1D光栅耦合器（GC）的IL ≤ -1.2dB且1dB带宽约25nm[13][15][21] * 封装从可插拔（Pluggable）向共封装光学（CPO）迁移能带来超过10倍的能效优势 功率效率从可插拔的>30pJ/bit提升至CPO的>2pJ/bit 同时延迟降低至原来的<0.05倍[23][24] * 硅光子（SiPh）技术路线图显示带宽每代翻倍增长 以加速AI计算 从100G MZM发展至>200T CPO 需要光学引擎（OE） CPO及光纤/光纤阵列单元（Fiber/FAU）的技术进步来支持[25][26][29] * 将COUPE与CoWoS集成在一个CPO封装中 将为HPC/AI组件在性能和能效上开启新纪元[34] 其他重要内容 * 技术发展由TSMC 3DFabric®技术推动 晶体管数量从早期的少量增长至超过1500亿个[5] * CoWoS平台包含多种变体 如采用硅中介层的CoWoS-S 采用局部硅互连（LSI）和再分布层（RDL）中介层的CoWoS-L 以及采用RDL中介层的CoWoS-R[8] * COUPE的结构特点包括在硅载板上加工硅透镜 并在光栅耦合器正下方设计金属反射器 在光路中设计抗反射涂层（ARC）层以优化光学性能[17][18] * 共封装的HPC技术平台整合了光学引擎 带嵌入式元件（如LSI 集成电压调节器IVR 有源芯片）的中介层 SoIC芯片及高性能内存[31] * 实现下一代硅光子CPO的带宽要求需要供应链的创新与协作[34]