行业与公司 * 涉及的行业为半导体先进封装产业[1] * 涉及的公司包括： * 国际厂商：台积电、英特尔、三星、日月光[4] * 国内厂商：长电科技、盛合晶微、甬矽电子[1][7] * 芯片设计公司：英伟达（NVIDIA）、AMD、华为（升腾）、寒武纪[1][6] 核心观点与论据 * 产业地位与必然性：先进封装已成为超越摩尔定律、解决先进制程物理瓶颈、成本与性能约束的关键路径[1][2] * 物理极限约束：制程推进至7nm、5nm及以下后，量子隧穿效应导致漏电功耗显著上升，继续微缩的性价比下降[2] * 成本约束：制程复杂度提升推动整体成本呈指数级增长[2] * 性能瓶颈约束：芯片内外传输路径过长带来高损耗，使算力难以有效释放[2] * 技术路径：通过倒装、TSV、RDL等技术实现更短互联距离与更高互联密度，从而提升带宽、降低延迟与功耗[1][3] * 技术路线与核心差异： * 2.5D vs 3D封装：2.5D核心是水平集成，多颗芯片通过硅中介层互联；3D核心是垂直集成，芯片直接堆叠，互联密度与带宽通常更高[5] * CoWoS细分形态： * CoWoS-S：采用硅中介层与TSV，性能优、工艺成熟，但成本较高，是NVIDIA H100/A100及AMD MI300等旗舰AI芯片的主流方案[1][6] * CoWoS-R：采用有机RDL中间层，灵活性高、成本相对更低，适用于对成本敏感的网络通信与边缘AI芯片等场景[6] * CoWoS-L：采用硅桥局部互联，平衡性能与成本，更适配未来超大尺寸AI芯片方案[1][6] * 产业演进趋势： * CoWoS-L渗透：在台积电为英特尔提供的2.5D封装中，约60% 采用CoWoS-L工艺[1][6] * 国内工艺迁移：以华为升腾、寒武纪为代表的AI芯片，随着出货量提升，理论上将逐步从CoWoS-S向CoWoS-L工艺倾斜[6] * 新技术产业化进度： * CoPoS：以矩形面板替代圆形硅中介层，可将材料利用率从70%-75% 提升至100%[1][7]；台积电计划2026年试产、2027年量产；国内盛合晶微、长电、甬矽处于调研打样阶段[1][7] * CoWoP：旨在取消昂贵的基板环节，直接将芯片组合安装至PCB，但受限于热膨胀系数差异及信号线宽要求，目前仍处于概念调研阶段[1][7] 其他重要内容 * 国内技术现状：国内现阶段CoWoS形态严格意义上属于2.5D水平集成，长电科技XDFOI已布局类似2.5D CoWoS的形态，而3D垂直集成（如HBM）仍需中介层具备功能性实现[1][4][5] * 市场与配置观点：在宏观扰动背景下，科技进步仍是全球中长期主线，若宏观冲击导致科技板块短期回撤，可能构成中长期主线资金的较优介入窗口；核心催化包括英伟达GTC大会及后续行业会议[2]