公司：谷歌 * TPUv9项目处于早期评估阶段 正在进行分模块、分线路的评估，包括IP评估、EDA以及CAE仿真分析[1] * TPUv9的核心技术方向已基本明确 包括采用3D堆叠技术以及采用定制化的HBM[1] * TPUv9的设计核心目标 是为超大规模推理基础设施服务，要求在处理高batch size的同时支持深度推理[1] * TPUv9面临的设计挑战 是片上SRAM缓冲容量不足，导致大量权重访问需在HBM和主计算芯片间反复进行，造成计算效能损失[2] * TPUv9的3D堆叠结构方案 计算芯片会更靠近中介层，SRAM堆叠在计算芯片上方[2] * TPUv9的3D堆叠技术细节 3D存储器与计算Die之间采用混合键合技术，能提供接近片内I/O的连接密度，目前技术已能实现每平方毫米1万至2万个触点[3] * TPUv9的供应链合作模式（当前） 在项目早期阶段，主要是新思与谷歌直接合作，博通参与度不高，也未涉及联发科[4][5] * TPUv9的供应链合作模式（未来潜在） 未来存在谷歌TPU完全采用英特尔前后道工艺的可能性，但这仍是较远期的规划[3][4] * TPUv9的物理尺寸预期 预计TPUv9这一代的Die Size会变得更大，可能出现类似英伟达Ultra这种多Die整合的结构[6] 行业：半导体设计、制造与封装 * 先进封装技术趋势 3D堆叠主要指对计算Die进行进一步堆叠，整合3DDRAM和SRAM或其混合体[1] 将SRAM集成到中介层内部的方案基本不会采用[2] 中介层的横向片间通信不适合高速、大容量的通信需求[3] * 先进半导体工艺节点动态 英特尔18AP工艺当前主要服务于英伟达和苹果[3] 预计到2027年，当18AP工艺进入规模量产，14AE工艺进入早期风险市场阶段时，由于工艺已得到验证，英特尔可能会引入博通这类ASIC设计服务业务[3] * 半导体设计服务商策略 博通目前处于场外待命状态，不愿用其客户的项目为英特尔的18AP工艺进行风险爬坡[3] 一旦14AE工艺成熟，博通的一个核心客户确实是谷歌[3] * 行业公司表现评估 联发科在TPUv8项目上的表现据称不佳[5]