台积电N2工艺进展 - 台积电首次披露N2（2nm制程）工艺缺陷率（D0）信息，表现优于7nm、5nm及3nm等制程 [2] - N2工艺首次引入GAAFET全环绕晶体管技术，预计年底实现大规模量产，目前距量产还有两个季度 [4] - N2试产近两个月的缺陷率与同期N5/N4工艺相当甚至略低，显著优于N7/N6和N3/N3P工艺 [4] 工艺缺陷率趋势对比 - N7/N6工艺在试产到量产半年周期内综合缺陷率相对较高 [4] - N3/N3P工艺自量产起便保持较低缺陷率水平 [4] - N5/N4工艺从试产阶段开始缺陷率明显更低，表现最为出色 [4] N2工艺发展前景 - 若N2延续N5/N4的改善趋势，未来发展值得期待 [4] - 缺陷率快速下降取决于设计/技术本身，也与制造芯片数量和产能规模密切相关 [4] - N2工艺已流片的芯片数量显著增加，这是其能迅速降低缺陷率的重要原因 [4]