核心观点 - 三星电子和SK海力士将推迟引进ASML的High NA EUV设备用于DRAM曝光工艺，主要原因是设备价格过高及DRAM架构即将向3D DRAM转变[1] - 3D DRAM将采用氟化氩（ArF）设备而非EUV设备，High NA EUV设备在DRAM领域的应用窗口期有限[1][2] - 三星电子计划将High NA EUV设备优先应用于晶圆代工领域，目标在2027年实现1.4nm工艺量产[3] DRAM技术路线图 - 三星电子和SK海力士的DRAM架构演进路线：6F方形DRAM→4F方形DRAM→3D DRAM[1] - 3D DRAM开发完成时间从2030年推迟至2032-2033年，因技术难度大且生态系统未建立[3] - 4F方形DRAM（VCT/VG DRAM）仍将采用High NA EUV设备，预计2020年代末量产[2] High NA EUV设备应用现状 - 设备单价超过4亿美元，ASML预计2027年后才能投入量产[3] - 目前仅英特尔、台积电和三星电子获得设备，均用于研发而非量产[3] - 台积电计划从A14P工艺开始采用High NA EUV，而非原计划的A14（1.4nm）工艺[4] 公司战略差异 - 三星电子考虑将High NA EUV应用于10nm第7代DRAM或VCT DRAM[1] - SK海力士在设备引进上比三星电子更谨慎，仅限必须使用该设备的工艺[2] - 三星电子在NRD-K设置的EXE:5000设备主要用于1.4nm工艺研发[3]