人工智能发展带来的电力挑战 - 人工智能的普及推动电力需求呈指数级增长，其应用正从超大规模数据中心渗透至边缘设备等各个领域 [2] - 人工智能模型的演进需要更大的数据集、更复杂的计算和更长的处理时间，导致人工智能加速器在五年内每封装功耗增加3倍，部署规模在三年内增加8倍 [4] 台积电的战略重点与技术路线图 - 公司将战略重点放在先进逻辑微缩和3D封装创新，并结合生态系统协作以应对能源效率挑战 [6] - 先进逻辑制程路线图稳健：N2计划于2025年下半年量产，N2P计划于2026年量产，A16将于2026年底实现背面供电 [6] - 从N7到A14制程，在等功率条件下速度提升1.8倍，功率效率提升4.2倍，每个节点的功耗比上一代降低约30% [6] - A16制程针对AI和HPC芯片优化，与N2P相比，速度提升8-10%，功耗降低15-20% [6] 基础IP与内存计算创新 - N2 Nanoflex DTCO优化了高速低功耗双单元设计，可实现15%的速度提升或25-30%的功耗降低 [8] - 优化的传输门触发器在速度（2%）和面积（6%）的权衡下，功耗降低10% [8] - 双轨SRAM搭配Turbo/Nomin模式，效率提升10%，Vmin降低150mV [9] - 基于数字内存计算（CIM）的深度学习加速器，相比传统4nm DLA，可提供4.5倍TOPS/W和7.8倍TOPS/mm²的计算性能，并可从22nm扩展到3nm及以上 [9] AI驱动的设计工具与3D封装技术 - 新思科技的DSO.AI工具能将APR流程的电源效率提高5%，金属堆栈的电源效率提高2%，总计提升7% [9] - 对于模拟设计，与台积电API的集成可实现20%的效率提升和更密集的布局 [9] - AI助手通过自然语言查询将电源分配分析速度提升5-10倍 [9] - 公司的3D Fabric技术已转向3D封装，包括SoIC、InFO、CoWoS及SoW [9] - 2.5D CoWoS的微凸块间距从45µm降至25µm，效率提升1.6倍；3D SoIC的效率比2.5D提升6.7倍 [10] 先进集成与光子技术 - 在N12逻辑基片上集成的HBM4，可提供比HBM3e DRAM基片高1.5倍的带宽和效率 [12] - N3P定制基片将电压从1.1V降至0.75V [12] - 通过共封装光学器件实现的硅光子技术，相比可插拔式设计，效率提升5-10倍，延迟降低10-20倍 [12] - 超高性能金属-绝缘体-金属和嵌入式深沟槽电容器技术可实现1.5倍功率密度 [15] 生产效率与综合效率提升总结 - EDA-AI工具实现EDTC插入生产效率提高10倍，基板布线生产效率提高100倍 [15] - 从N7到A14，逻辑微缩使效率提升4.2倍，内存计算（CIM）提升4.5倍，IP/设计创新贡献7-20%的效率提升 [17] - 从2.5D到3D封装，效率提升6.7倍，光子技术提升5-10倍，HBM/去耦电容技术进步提升1.5-2倍，AI将生产效率提升10-100倍 [17]