文章核心观点 - AMD计划在其下一代Zen 6架构处理器上采用全新的D2D互连技术，以实现性能和效率的大幅提升 [1] - 这一技术变革的早期迹象已在其Strix Halo APU产品中出现，表明新互连技术是Zen 6架构的关键组成部分 [1] - 新方法旨在通过采用台积电的InFO-oS封装和重布线层技术，取代现有基于SERDES的互连方案，以显著降低功耗和延迟，并提升整体带宽 [5][7] 现有互连技术分析 - 当前AMD自Zen 2架构以来一直使用基于SERDES PHYs的D2D互连技术，该技术通过串行器/解串器将并行数据流转换为串行比特流进行芯粒间通信 [3] - 现有SERDES方法存在效率欠佳的问题，其串行化/解串化过程会消耗额外能量用于时钟恢复和均衡等操作，从而增加功耗 [3] - 该方法另一个显著缺点是在D2D通信的两端增加了数据流转换带来的延迟 [3] Strix Halo的新互连技术 - Strix Halo APU采用了全新的D2D通信方法，核心是使用台积电InFO-oS封装和重布线层技术在芯粒下方布设短而细的并行导线 [5] - 新方法通过宽并行端口直接进行CPU Fabric通信，消除了传统SERDES技术所需的数据流转换开销 [5] - 技术变革的物理证据是Strix Halo中出现了矩形小焊盘阵列，这是Fan-Out实现的典型特征，同时庞大的SERDES模块被移除 [5] 新技术的改进与挑战 - 采用新方法后主要优势包括功耗和延迟需求显著减少，因为无需进行串行化/解串化操作 [7] - 整体带宽提升潜力更大，可通过在CPU Fabric上增加更多并行端口来实现 [7] - 新技术面临的挑战包括多层RDL设计增加了设计复杂度，以及芯粒下方空间被Fan-Out布线占据后需要调整布线优先级 [7] - 尽管存在挑战，Strix Halo在D2D互连方面的突破被认为令人惊叹，并预计将在Zen 6 CPU上保持一致 [7]