文章核心观点 - 全球半导体行业正从单纯追求先进制程转向先进制程与成熟制程并行的"双轨竞赛"格局 [2] - 制程演进受技术复杂度、成本控制、设备投入和市场需求等多重因素驱动，台积电在先进制程领域占据主导地位 [5][10] - 中国大陆半导体产业在成熟制程领域面临成本偏高、设备依赖等挑战，但凭借庞大的下游市场和政策支持，正逐步缩小与全球领先者的差距 [25][26] 一、制程越小越贵？价格里藏着技术密码 - 芯片制程数字越小，工艺价格越高，3nm芯片价格已涨至约2万元/片，预计2nm工艺价格将突破3万元 [5] - 价格差异的核心原因包括产能稀缺性推高短期价格（如5nm芯片受CoWoS先进封装产能限制，价格稳定在1.6万元左右）和技术复杂度推高长期成本（如2nm工艺比3nm多250道工序） [6] - 科技公司策略分化：苹果采取稳扎稳打路线，英伟达更看重性价比，高通和联发科则积极跟进N2制程流片以抢占市场先机 [7][8] 二、台积电的产能"王炸"：定义行业节奏的男人 - 台积电3nm芯片预计年产量达9万-10万片，年底可能增至12万-15万片，占其全年收入近30%；5nm芯片月产量将从2.4万片提升至4.2万片，苹果是其第一大客户，年消耗20万-30万片 [10] - 2025年台积电3nm产量将突破20万片，2nm产量预计7万-8万片，目前有4条2nm生产线在安装设备，计划2025年正式量产 [10] - 产能扩张伴随巨额资金投入，一条月产2万片的2nm生产线总投资达100亿美元，是3nm生产线的1.4倍 [10] - 设备数量随制程进步暴增，2nm生产线需1450台设备，而28nm仅需450台；光刻设备投资占比高达50% [11] 三、技术攻坚战：光刻、架构、DTCO一个都不能少 - 光刻技术以EUV为主流，其效率远高于DUV（1-2次曝光完成DUV需4次的工序）；High-NA光刻技术因配套不成熟（如MOR光刻胶稳定性差）尚未被台积电大规模采用 [14] - 芯片架构从FinFET转向GAA，推动ALD设备需求激增，2nm生产线需160-180台沉积设备，其中ALD设备数量较3nm线增加数十台 [16] - DTCO（设计与工艺协同优化）成为3nm晶圆缩小的关键，通过优化晶体管布局使晶圆面积减少50%，避免过度依赖光刻机精度 [17] 四、全球"争霸赛"：台积电领跑，三星、英特尔各有难题 - 台积电凭借谨慎的EUV设备采购策略（如选择成熟型号3400B）在良率和成本控制上领先三星 [20] - 英特尔因财务亏损加剧（2023年亏损70亿美元，2024年预计超120亿美元），其代工业务面临退出先进制程竞争的风险 [21] - 设备市场呈现寡头竞争格局，拉姆研究和东京电子在干式蚀刻设备领域占据主导，东京电子凭借独家clean track设备形成技术护城河 [22][23] 五、双轨竞赛：成熟制程的中国机遇与坎 - 中国大陆在成熟制程（28nm及以上）取得进展，中芯国际28nm工艺良率达95%，7nm（N+1）工艺实现量产且良率超90% [25] - 挑战包括生产成本偏高（如40nm工艺成本高于中国台湾地区）、竞争力不足（客户较少导致售价偏低）以及高端设备依赖进口 [25] - 长期机遇在于庞大的汽车电子、物联网下游市场需求以及政策和产业基金支持，推动成熟制程国产替代稳步推进 [26] 六、未来已来：1nm以下靠什么？ - 半导体工艺持续演进，预计2026年背面供电技术应用于A16芯片，2027年14Å（1.4nm）制程成熟，2029年CFET技术将用于1nm以下制程并引入二维材料及稀有金属 [28] - 摩尔定律进步速度保持每2-3年一代，行业通过渐进式突破在设备、材料等领域补齐短板 [28]