文章核心观点 - 全球半导体行业正从"先进制程独舞"转向"先进制程与成熟制程并行的双轨竞赛" [2] - 制程价格受产能稀缺性和技术复杂度双重驱动，呈现"越小越贵"趋势 [5][6] - 台积电通过产能规划和技术路线定义行业节奏，三星和英特尔面临各自挑战 [10][19][21] - 中国大陆在成熟制程领域取得进展，但面临成本竞争力和设备依赖等挑战 [25][26] - 未来技术突破将依赖背面供电、CFET架构和二维材料等创新 [28] 一、制程越小越贵？价格里藏着技术密码 - 3nm芯片价格已达2万美元/片，预计2nm将突破3万美元 [5] - 采用背面供电技术的16Å工艺芯片售价接近3万美元，体现"新技术溢价" [5] - 5nm芯片价格稳定在1.6万美元，受CoWoS先进封装产能不足限制 [6] - 2nm工艺比3nm多250道工序，其中ALD工序超100道 [6] - 苹果采用分层策略：iPhone 17高端版用N2E工艺（比N3P贵10%-15%），普通版用N3P [7] - 英伟达选择N3P平衡成本，高通和联发科积极跟进N2流片 [8] 二、台积电的产能"王炸"：定义行业节奏的男人 - 2024年3nm产量预计9万-10万片，年底达12万-15万片，占年收入近30% [10] - 5nm月产量从2.4万片提升至4.2万片，苹果年消耗20万-30万片 [10] - 2025年3nm产量突破20万片，2nm预计7万-8万片 [10] - 2nm生产线总投资100亿美元，为3nm的1.4倍、5nm的2.5倍 [10] - 2nm生产线需1450台设备，较28nm的450台暴增3倍以上 [11] - 光刻设备12台占总投资50%，蚀刻设备150台，沉积设备160-180台 [11] 三、技术攻坚战：光刻、架构、DTCO一个都不能少 - EUV光刻效率远超DUV：DUV需4次工序，EUV仅需1-2次 [14] - 3nm制程中40层用EUV，15-20层需双重曝光技术 [14] - High-NA光刻分辨率达8nm，但台积电因现有技术够用和配套不成熟暂不采用 [14] - 架构从FinFET转向GAA，推动ALD设备需求激增 [16] - 2nm生产线ALD设备数量较3nm增加数十台 [16] - DTCO优化贡献3nm晶圆面积缩小的50%，通过调整晶体管布局实现能效提升 [17] 四、全球"争霸赛"：台积电领跑，三星、英特尔各有难题 - 台积电凭借成熟设备策略在3nm/5nm良率和成本控制上领先三星 [20] - 英特尔2023年亏损70亿美元，2024年预计超120亿美元，代工业务面临风险 [21] - 蚀刻设备市场呈双寡头格局：拉姆研究占台积电55%份额，东京电子凭借整合方案具竞争力 [22][23] - 东京电子独家生产clean track设备，形成技术护城河 [23] 五、双轨竞赛：成熟制程的中国机遇与坎 - 中芯国际28nm良率达95%，7nm（N+1）良率超90%，承接华为昇腾910D订单 [25] - 中国大陆28nm工艺ASP为924美元/片，但客户较少导致售价偏低 [25] - 成熟制程面临成本压力：40nm生产成本高于中国台湾地区 [25] - 台积电28nm工艺通过汽车芯片AEC-Q100认证，覆盖CMOS图像传感器，客户质量更优 [25] - 国产设备良率低且试错成本高，依赖国际设备但受ASML等服务限制 [25] 六、未来已来：1nm以下靠什么？ - 2026年背面供电技术将应用于A16芯片，2027年14Å（1.4nm）制程成熟 [28] - 2029年CFET技术将用于1nm以下制程，引入二维材料和铬、钒、铝等稀有金属 [28] - 摩尔定律保持每2-3年一代的进步速度，技术难度持续增加 [28] - 中国大陆需在成熟制程夯实基础，逐步突破设备、材料等核心技术短板 [28]