新型高带宽存储器SPHBM4技术标准 - 半导体行业正计划开发一种新型高带宽存储器标准SPHBM4 该产品旨在显著降低设计复杂性和制造成本的同时 提供与现有HBM相同的性能[3] - JEDEC已进入开发新标准SPHBM4的最后阶段 预计标准将在几个月内发布[3][4] - SPHBM4使用与第六代HBM相同的DRAM 但以4:1的比例串行化I/O引脚 将I/O引脚数量从HBM4的2048个减少到512个 同时仍支持与HBM4相同的带宽[3] SPHBM4的技术原理与关键 - 串行化是指将先前在多个I/O引脚上同时处理的数据 按顺序处理到单个I/O引脚上的方法 4:1串行化意味着单个I/O引脚需分四次处理相当于四个I/O引脚的数据量[4] - 能够稳定实现每I/O引脚传输速度超过四倍的串行互连技术 对于SPHBM4的正常运行至关重要[4] - 随着SPHBM4推出 负责内存控制器功能的基片芯片预计也需要重新设计[4] SPHBM4对封装技术与产业链的影响 - 由于I/O引脚数量减少 整个HBM封装中变化最大的部分是中介层[4] - SPHBM4的I/O引脚数量较少 因此不需要像传统设计那样高密度的基板 仅使用成本较低的有机中介层即可满足需求 这可以降低封装制造成本[5] - 有机中介层能够实现更灵活的设计 允许在HBM和系统半导体之间使用更长的沟道长度 这使得可以部署更多的SPHBM 最终提高总存储容量[5] - 预计这将加速采用台积电使用有机中介层的CoWoS-R技术的HBM的普及[5] - 该产品若实现商业化 预计会对三星电子 SK海力士等存储器公司 以及包括台积电和英伟达在内的相关生态系统公司产生重大影响[3] SPHBM4的商业化前景与行业态度 - SPHBM4能否最终实现商业化仍不确定 JEDEC表示标准仍在开发中 开发完成后可能会更改 甚至可能被JEDEC理事会否决[6] - 包括三星电子和SK海力士在内的韩国半导体行业尚未正式提及SPHBM4[6] - 存储器行业高管认为 SPHBM4标准似乎是降低基于HBM的AI加速器制造成本的几种尝试之一 但大型科技公司目前正大力推进HBM速度和密度的同步提升[6]